关于s3c的时钟总结
关于2440内部的时钟共包括三种 Hclk,Pclk,Fclk三种时钟
首先介绍下Fclk主要是CPU的时钟频率,根据2440手册上描述
这三个时钟通常设置为1:4:8,1:3:6的分频关系,也就说如果主频FLCK是400MHz,按照1:4:8的设置
,那么HLCK是100MHz,PLCK是50MHz
寄存器CLKDIVN表明并设置了这三个时钟的关系
如果寄存器CLKDIVN设置为0x5,那么比例即为1:4:8,前提是CAMDIVN[9]为0
Hclk主要是外设总线(AHB)的频率,pclk主要是外设总线的频率,AHB主要是
一些高端设备的连接中线,如CPU,提及FCLk就不得不说fIN
现在的CPU使用比主频低的多的时钟输入,在CPU内部实现锁相环的倍频,s3c2440只要使用了三个
倍频因子,MDIV,PDIV,SDIV来设置FIN的倍频MPLL,公式是:MPLL=(2*m*FIN)/(p*2^s) where m=(MDIV+8),
p=(PDIV+2), s="SDIV"
就可以看到寄存器MPLLCON就是来设置倍频因子,
关于usb时钟的频率,s3c2440主要有两个锁相环,一个MPLL提供的主锁相环,一个UPLL是USB提供的时钟,
同样可以通过上述的分频因子来分频,UPLL=(m*FIN)/(p*2^s) where m=(MDIV+8), p=(PDIV+2), s="SDIV