Vivado高速时钟差分走线布线

最近想把M3的内核移植到一块开发板上，但使用的开发板的时钟是200M的，走线是差分走线，在布线那块发现死活不能把IO设置DIFF_SSTL15,没办法直接把开发板参考的XDC文件拷过来，结果就报错了：
[DRC IOSTDTYPE-1] IOStandard Type: I/O port CLK200m is Single-Ended but has an IOStandard of DIFF_SSTL15 which can only support Differential
网上搜的答案要么看不懂要么一直叫我Create IO port，结果我Vivado 2018一直找不到去哪里Create IO Port。
最后解决方案如下：
在Verilog的顶层文件中要有这样的声明：
IBUFDS sys_clk_ibufgds
(
.O (sys_clk ),
.I (sys_clk_p ),
.IB (sys_clk_n )
);
sys_clk是你要用的时钟，sys_clk_p是你要布线的时钟，这样你布线的时候才有DIFF_SSTL15 类型