ch9 Example Design: Floating-Point Unit

第九章 浮点运算单元

之前提到的都是固定点运算.本章的目的是描述用于实现加减运算的流水线架构分析执行情况。当不考虑边界条件或给定浮点表示形式的整个数值范围的最大值时，通过操纵尾数和指数来实现浮点加减运算非常简单。特别地，在标准中提供了一个称为“次标准区域”的区域，为数字表示的低端附近的数字提供额外的精度。

9.2流水线结构

https://blog.csdn.net/l471094842/article/details/90812553?ops_request_misc=%257B%2522request%255Fid%2522%253A%2522159842831019725219951187%2522%252C%2522scm%2522%253A%252220140713.130102334..%2522%257D&request_id=159842831019725219951187&biz_id=0&utm_medium=distribute.pc_search_result.none-task-blog-2~all~first_rank_ecpm_v3~rank_business_v1-1-90812553.ecpm_v3_rank_business_v1&utm_term=fpu+fpga&spm=1018.2118.3001.4187

一种解决办法就是采用定标。数的定标就是将要运算的浮点数扩大很多倍，然后取整，再用这个数进行运算，运算得到的结果再缩小相应的倍数就可以了。在设计中，一定不要忘记小数点。在FPGA 中是体现不出来小数点的，小数点的位置只有程序员知道。Q表示小数点的位置，Q15就表示小数点在第15位。

浮点数（x）转换为定点数（xq）： xq=（int）x*2^Q

定点数（xq）转换浮点数（x）： x= (float)xq*2^(-Q)

比如，16进制数2000H，用Q0表示就是8192;若用Q15表示，则为0.25。

下面介绍Q格式运算中Q值的确定：

（1）定点加减法：需要转换成相同Q格式才能加减

（2）定点乘法：不同Q格式的数据相乘，相当于Q值相加

（3）定点除法：不同Q格式的数据相除，相当于Q值相减

（4）定点左移：相当于Q值增加

（5）定点右移：相当于Q值减少

比如，Q15表示的4000H（浮点数0.5）乘以Q15表示的4000H，4000H×4000H=1000 0000H，乘完之后Q值变为15+15=30,即结果为0.01B，即为浮点数0.25。

9.2.1 verilog Implementation