GTX产生同源时钟

当我们调用transcivers ip生成example design的时候发现数据时钟接口跟我们期待的不匹配。

IP生成的位宽最小为16bit，时钟频率为62.5M。而对于1g的线速率我们期待的往往是8bit位宽，125M时钟的接口，这种情况下我们就需要同源时钟做位宽的转换。

针对以上问题，那么如何生成同源的125M时钟呢?本篇博客就是教你如何解决产生同源时钟的问题。

步骤一：修改ip，主要修改两个位置

1.将图中的Include SharedLogic in example design

2.选中Encoding and Clocking选项，勾选Use TXPLLREFCLK/ Use RXPLLREFCLK选项，生成ip。

步骤二：修改代码
右键点击刚刚生成的ip，选择Open IP Example Design，打开gt_usrclk_source文件如下图所示，以tx为例修改输出时钟。

可以看到除了OUT0之外其它的参数值都为1&