FPGA
文章平均质量分 61
下一个雨天
这个作者很懒,什么都没留下…
展开
-
FPGAMCS文件生成与固化
FPGA烧写原创 2023-11-14 10:21:03 · 919 阅读 · 0 评论 -
vivado实现策略种类及功能描述
原创 2023-07-11 10:21:57 · 692 阅读 · 0 评论 -
BCD码与二进制互转(含Verilog代码)(二)
bcd转二进制原创 2023-05-14 15:43:16 · 700 阅读 · 0 评论 -
BCD与二进制相互转换(含Verilog代码)(一)
bcd与二进制互转原创 2023-05-14 15:44:43 · 2322 阅读 · 0 评论 -
波形系列之正弦波发生器-含仿真代码及工程
正弦波发生器的verilog实现原创 2023-05-13 14:31:30 · 1685 阅读 · 0 评论 -
波形系列之混合波
混合波发生器原创 2023-05-13 14:26:43 · 960 阅读 · 2 评论 -
矩阵系列:LU分解
1矩阵LU分解模块1.1 LU分解数学表达首先要明确的是,矩阵的LU分解是有局限性的,即LU分解只针对非奇异矩阵。那么什么是非奇异矩阵呢?即各阶顺序主子式不为零。(1)高斯消去法LU分解的思想来源于高斯消去法,拿方阵为例(因为本项目中要处理的就是方阵)。将一个n*n的方阵A,通过左乘一系列消去矩阵(笔者自己起的名字,便于理解)。使得((((n个L1*(((L2*((…(LnA)=U U为上三角矩阵。之所以这样化简是因为上三角矩阵便于求解方程组(当然这不是本文的主题,只原创 2021-07-10 11:33:38 · 12805 阅读 · 0 评论 -
矩阵系列:浮点转定点
浮点转定点是个比较基础的知识点吧,所以作为开篇,简单的举几个小例子,通过例子,相信大家都能掌握它。简单说明一下,浮点包括 符号位|指数位|小数位。浮点的类型包括 单精度浮点数|双精度浮点数。这里用到的是单精度浮点数。单精度浮点数:1位符号位,8位指数位,23位尾数位。也有说是24位尾数位,这里笔者认为这样划分,更便于说明(我的地盘听我的,嘿嘿)。浮点转定点的步骤如下:a)将浮点数划分 符号位|指数位|小数位;b)计算指数位与偏差位的值;单精度浮点数的偏差值固定为127.c)计算并得到定点数。看例子原创 2021-07-10 11:27:30 · 771 阅读 · 0 评论 -
矩阵系列:矩阵乘法
上一篇说到一个基本的小知识点浮点到定点的转换,这一篇来说说矩阵乘法。矩阵乘法和下一篇要说的矩阵LU分解是矩阵求逆的重要组成部分,所以就算大家不需要做矩阵求逆,对其先有个整体的认识也是好的。(矩阵求逆的整体框图还是很好理解的 ,甚至你只要瞟一眼图就好)。1矩阵求逆的整体框图矩阵求逆的步骤如下:1.原始矩阵A通过LU分解为上三角矩阵L与单位下三角矩阵U。2.分别通过三角矩阵的求逆运算得到L逆和U逆。3.最后通过矩阵乘法得到A逆。显而易见,矩阵求逆由如下三个部分组成:1.LU矩阵分解2.三角矩阵原创 2021-07-10 11:07:56 · 4248 阅读 · 0 评论 -
Vivado的一些tcl命令记录(待补充)
Vivado的一些tcl命令记录(待补充)1.Report Clock Networksreport_clock_networks -name {network_1}2.分析设计中逻辑级数的分布report_design_analysis -logic_level_distribution -logic_level_dist_paths 5000 -name design_analysis_prePlace3.筛选"clk"时钟域逻辑级数在[a,b]之间的c条路径report_timing -n原创 2021-07-10 11:03:34 · 1228 阅读 · 1 评论