冬瓜

1.整体框架2.子模块（1）PS2_Module文件：PS2_Module.vmodule PS2_Module(CLK,nRST,PS2_CLK_Pin_IN,PS2_Data_Pin_IN,PS2_Data,PS2_Done_Sig);input CLK;input nRST;input PS2_CLK_Pin_IN;input PS2_Data_Pin

1.目的 实现采样率fs=50MHz，通带为5MHz~15MHz，阻带衰减60dB的IIR带通滤波器 2.方案 采取直接型 3.详细设计 （1）确定滤波器的系数，系数和滤波器输出量化位宽 先根据要求的fs,fc1,fc2以及阻带衰减确定系数，当初如果设置截止频率f1=5MHz，f2 = 15MHz，实际的截止频率差很多，如图1。因此修改为f1 = 2.6MHz和f2 = 19

1、整体框图文件：UART.vmodule UART(CLK,nRST,Rx_Pin_IN,Rx_En_Sig,Rx_Done_Sig,Rx_Data);input CLK;input nRST;input Rx_Pin_IN;input Rx_En_Sig;output Rx_Done_Sig;output [7:0]Rx_Data

1、整体框图文件：UART.vmodule UART(CLK,nRST,Rx_Pin_IN,Rx_En_Sig,Rx_Done_Sig,Rx_Data);input CLK;input nRST;input Rx_Pin_IN;input Rx_En_Sig;output Rx_Done_Sig;output [7:0]Rx_Data

1.FIR滤波器简介 FIR(Finite Impulse Response)滤波器：有限长单位冲激响应滤波器，又称为非递归型滤波器，是数字信号处理系统中最基本的元件，它可以在保证任意幅频特性的同时具有严格的线性相频特性，同时其单位抽样响应是有限长的，因而滤波器是稳定的系统。因此，FIR滤波器在通信、图像处理、模式识别等领域都有着广泛的应用。 2.并行FIR滤波器 根据传递函数H(Z)和FIR

循环型的除法器，如果用笔者的话来说，就是位操作的除法器。循环型的除法器是典型的硬件除法器，假设除数和被除数的位宽为N 位，那么除法器就需要循环N 次完成除法操作，结果取得“N 位商和N 位余”。假设被除数A =10，除数B = 3，为了使除数B大于除数A,让B‘  = B*2^m, 假设m  = 6，R为余数，Q为商。循环结束，R = 64*2 =128 ，正确的R '= R/2^

1.功能介绍该时钟具有时、分、秒计时的电子钟电路，24小时制计时。能够准确计时，以数字的形式显示时、分、秒；具有分、时校正功能，校正输出脉冲频率为1HZ；具有仿广播电台整点报时功能，即每逢59分51秒，53秒，57秒时，发出四声500HZ低音，在59分59秒时，发出1声1kHZ高音，他们的持续时间均为1秒；具有定时闹钟功能，且最长闹钟时间为1分钟。2.模块介绍图 1

一.FFT核简介 FFT-V2.0.0是Altera公司2004年2月新发布的FFT知识产权核，它是一个高性能、高度参数化的快速傅里叶变换(FFT)处理器，支持Cyclone、Stratix II、Stratix GX、Stratix系列FPGA器件。该FFT Core功能是执行高性能的正向复数FFT或反向的FFT(IFFT)，采用基2/4频域抽取(DIF)的FFT算法，其转换长度为2m，这里 6