FPGA_IP_CORE使用
兔美酱xz
这个作者很懒,什么都没留下…
展开
-
ModelSim手动配置方法
最近实验室要做一个项目,由PPC通过RapidIO总线传来的图像解析数据到FPGA,在上面通过二维FFT处理再返还给PPC,由于刚回家笔记本环境还没配,今天配了一下ISE14.3和Modelsim10.0a。一番捣腾画图大概准备使用RapidIOv5.6 Core,xfft Core,Dual Block Ram Core和FIFO Generatior Core,所以准备把FIFO,FFT,Ra原创 2014-01-29 17:37:37 · 5396 阅读 · 0 评论 -
Xilinx IP核使用(一)--FIFO
今天在将SRIO的数据存入FIFO后,然后把FIFO中的数据不断送入FFT进行运算时,对于几个控制信号总产生问题。所以单独对FIFO进行了仿真。原来感觉FIFO的几个参数端口一目了然啊,还需要什么深入了解吗,在实验发生问题才知道当时的想法多么幼稚啊。 下面对xilixn FIFO核进行下简单说明,配上仿真时序图和源代码,描述的还是比较清晰的。希望对和我一样刚接触FPGA不久的同学能有一点原创 2014-02-14 19:47:34 · 24771 阅读 · 2 评论