【SDRAM/DDR结构】之四 存储单元寻址
- 存储单元寻址;
- 时序
- RAS,CAS latency;
如果对以上概念有疑问可以看这一节。
整体来说一次随机存取从寻址到发出数据的流程如下:
输入命令和地址信息->经地址解析器分集成bank和word选择(即行选择)->存储单元进行再存储和预充电->列选择(此时存储单元已被定位)->存储单元的数据被输出到内部数据总线->输出电路输出数据。
下面具体说明:
- 发出L-bank和行地址,同时发出,命令称为“行有效”或“行激活”
- 发出列地址和具体操作时读还是写操作,同时发出,命令为“读/写命令”