【SDRAM/DDR结构】之四 存储单元寻址

【SDRAM/DDR结构】之四 存储单元寻址

  • 会解释的概念
  1. 存储单元寻址;
  2. 时序
  3. RAS,CAS latency;
    如果对以上概念有疑问可以看这一节。

整体来说一次随机存取从寻址到发出数据的流程如下:

输入命令和地址信息->经地址解析器分集成bank和word选择(即行选择)->存储单元进行再存储和预充电->列选择(此时存储单元已被定位)->存储单元的数据被输出到内部数据总线->输出电路输出数据。

随机读取

下面具体说明:

  1. 发出L-bank和行地址,同时发出,命令称为“行有效”或“行激活”行激活信号
  2. 发出列地址和具体操作时读还是写操作,同时发出,命令为“读/写命令”
  • 0
    点赞
  • 13
    收藏
    觉得还不错? 一键收藏
  • 0
    评论

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值