VHDL语法基础-工具（五）

最新推荐文章于 2023-08-08 17:42:22 发布
最新推荐文章于 2023-08-08 17:42:22 发布
阅读量1.8k 收藏 17
点赞数 3
分类专栏： 工具 文章标签： vhdl 编程语言
原文链接：https://blog.csdn.net/Reborn_Lee/article/details/88535500
版权

文章目录


转摘一篇博文，内容基本不变，对文章结构重点做了调整，根据《系统芯片SOC设计方法与实践》做了删减，原文见 VHDL重点语法全解。

1.1 VHDL描述硬件实体

1.1.1 结构

img

1.1.2 举例

img

实体和结构体是最基本的构成部分，实体可以是一个简单的门电路，例如三态缓冲器、与门、或门等基本门电路；也可以是一个复杂的数字系统，例如微处理器。实体由实体说明和结构体说明两部分组成。实体说明定义了系统硬件的输入输出端口，以及与外部的接口信号。在实体说明中并不包括输入输出之间的逻辑关系，故实体说明所定义的只是一个具有接口信息的黑盒子。黑盒子内的系统功能由结构体定义。

Entity（）实体

Entity 实体名 is
​    PORT(端口名1，端口名N：方向：类型）
​    [端口说明]
End Entity;

Port的方向有: IN , OUT, INOUT, BUFFER, LINKAGE
**In** 信号只能被引用,不能被赋值；不可以出现在<= 或 : = 的左边
**out** 信号只能被赋值,不能被引用；不可以出现在<= 或 : = 的右边
**buffer** 信号可以被引用,也可以被赋值；可以出现在<= 或 : = 的两边

Tips: OUT 和BUFFER的区别：

在这里插入图片描述

Arcthitecture（）构造体

Arcthitecture 构造体名 **of** 实体名 **is**

[定义语句] 内部信号、常数、元件、数据类型、函数等的定义

**begin**

[并行处理语句和block、process、function、procedure]，内部互连关系，并发执行，结果与先后顺序无关。

**end** 构造体名；

​ 例如：

img

下面让我们来看一看如何将一个实体（FULLADD）构造为一个内部能实现功能的构造体（STRUCT）：

img

img

img

img

其他设计单元

除了entity(实体)和architecture(构造体)外还有另外三个可以独立进行编译的设计单元

Package（包集合）属于库结构的一个层次，存放信号定义、常数定义、数据类型、元件语句、函数定义和过程定义。

Package Body： 具有独立对端口(port)的package

**configuration（**配置）描述层与层之间的连接关系以及实体与构造体之间关系

img

Library（库）

库： 数据的集合。内含各类包定义、实体、构造体等

  • STD库 --VHDL的标准库

  • IEEE库 – VHDL的标准库的扩展

  • 面向ASIC的库 --不同的工艺

  • 不同公司自定义的库

  • 普通用户自己的库 --当VHDL文件被编译后，编译的结果储存在特定的目录下，这个目录的逻辑名称即Library，此目录下的内容亦即是这个Library的内容。

    img

    Package（包）

程序包是一个可编译的VHDL源设计单元，用户和厂商都可以编写。程序包是库的一个层次，将常用的相关说明（例如类型说明、常量说明、子程序说明、元件说明、属性说明等）搜集在一起，一旦编译后存入库中，就可以通过USE语句调用。对STD库中集合包STANDARD的调用不需要USE语句。USE语句中的ALL表示该集合包中的所有项目；USE语句也可以指定具体的项目。程序包由两部分组成：程序包说明和程序包体。

程序包体的主要任务是定义常量的值。

**程序包说明包括：**                       **程序包体说明部分包括：**
USE语句                                    USE语句
属性说明                                    子程序说明
子程序说明                                  子程序体说明
类型、子类型说明                              类型、子类型说明
常量、时间常量说明                            常量说明
信号说明，建立一个全局信号                      元件说明
元件说明
文件说明

img

  1. 这些结构之间的关系

    img

1.2 VHDL对象、操作符、数据类型

1.2.1 VHDL中的对象

（对客观实体的抽象和概括，可以被赋予值。）有：

  • Constant（常量）在程序中不可以被赋值，只能在被说明时被赋值，器件工作期间不变化。

    CONSTANT常量名：数据类型∶= 标达式；
CONSTANT  Vcc:REAL∶=5.0；

  • Variable（变量）在程序中可以被赋值(用": =")，赋值后立即变化为新值。

    VARIABLE变量名：数据类型  约束条件∶= 表达式；
VARIABLE  x:STD_LOGIC ∶=‘0'；
VARIABLE  a, b :INTEGER；
VARIABLE  count:INTEGER RANGE  0 TO 255∶=10; --变量值的范围为0～255，初值为10。

  • Signal（信号）在程序可以被赋值(用"<=") ，但不立即更新，进程挂起后，才开始更新。

    SIGNAL信号名：数据类型 约束条件∶= 表达式；
SIGNAL clk:BIT∶=‘0'；
SIGNAL  bus_a:STD_LOGIC_VECTOR（7 DOWNTO 0）；
SIGNAL  bus_b :STD_LOGIC_VECTOR（0 DOWNTO 7）；

    在VHDL语言中，信号是全局量。信号在一个设计之内提供全局通信，在结构设计中用来连结元件，实现元件间的通信；信号也在进程间传递信息，完成进程间的通信。

  • FILE（文件），文件类型是VHDL-93标准中增加的。

注意：

1、variable只能定义在process和subprogram（包括function和procedure）中，不可定以在其外部。

2、signal不能定义在process和subprogram（包括function和procedure）中，只可定以在其外部。

对象的属性（类似于其它面向对象的编程语言如VB、VC、DELPHI）：

用法格式：对象 ’ 属性

例子：clk’event --表明信号clk的event属性

常用的属性：

Signal 对象的常用属性有：

event ： 返回boolean值，信号发生变化时返回true

last_value：返回信号发生此次变化前的值

last_event：返回上一次信号发生变化到现在变化的间隔时间

delayed[(时延值)]: 使信号产生固定时间的延时并返回

stable[(时延值)]: 返回boolean, 信号在规定时间内没有变化返回true

transaction: 返回bit类型，信号每发生一次变化，返回值翻转一次

例子：A<=B’delayed(10 ns)； --B延时10ns后赋给A；

if（B’Stable(10 ns)）； --判断B在10ns中是否发生变化

应用：

信号的event和last_value属性经常用来确定信号的边沿

例子：

判断clk的上升沿

if （ (clk’event)and (clk=‘1’) and(clk’last_value=‘0’)） then

判断clk的下降沿

if （ (clk’event)and (clk=‘0’) and(clk’last_value=‘1’)） then

1.2.2 VHDL的基本（数据）类型

  • bit(位)： 0 和1

  • bit-Vector(位矢量)： 例如：00110，位矢量是用双引号括起来的一组数据，位矢量可以是二进制（B）数、八制进（O）数和十六进制数（X）。如“001100”，X“00BE”等。位矢量可以对其某一位进行操作。

  • Boolean " ture"和"false"

  • time 例如：1 us、100 ms，3 s

  • character 例如：‘a’、‘n’、‘1’、 ‘0’

  • string 例如：“sdfsd”、“my design”

  • integer 32位例如：1、234、-2134234

  • real 范围-1.0E38~+1.0E38 例如：1.0、2.834、3.14、0.0

  • natural 自然数 和 positive 正整数

  • senverity level （错误等级，常和assert语句配合使用）包含有：note、warning、error、failure

以上十种类型是VHDL中的标准类型，在编程中可以直接使用。使用这十种以外的类型，需要自行定义或指明所引用的Library(库)和Package(包)集合。

  1. 定义自己的类型

通用格式

*TYPE* 类型名 IS 数据类型定义

用户可以定义的数据类型：

枚举类型enumberated、整数型integer、实数型real、数组类型array、纪录类型record、时间类型time、文件类型file、存取类型access

（1）枚举类型enumberated

  • 格式 ：*type* 数据类型名 *is* （元素，元素……）;

  • 例子 ：type week is (sun,mon,tue,thu,fri,sat);

​ type std_logic is (‘1’,‘0’,‘x’,‘z’);

（2） 整数类integer和实数类real

  • 格式 ：type 数据类型名 is 数据类型定义 约束范围;

  • 例子 type week is integer range 1 to 7;

​ type current is real range -1E4 to 1E4

（3） 数组类型array

  • 格式 ：*type* 数据类型名 *is array* 范围 *of* 元数据类型名

  • 例子 type week is array (1 to 7) of integer;

​ type deweek is array (1 to 7) of week;

（4） 时间类型time

  • 格式 *type* 数据类型名 *is* 范围 *units* 基本单位; 单位; *end units*

  • 例子 type time is range -1E18 to 1E18 units us;

​ ms=1000 us; sec=1000 ms; min=60 sec; end units

注意*：引用时间时，有的编译器要求量* 与单位 之间应有一个空格如：1 ns；不能写为1ns

（5） 纪录类型record

  • 格式 *type* 数据类型名 *is* *record*

​ 元素名:数据类型名;

​ 元素名:数据类型名;

​ *end record;*

  • 例子 type order is record

​ id:integer;

​ date:string;

​ security:boolean;

​ end record;

​ 引用:signal flag:boolean;

​ signal order1:order;

​ order1<=(3423,“1999/07/07”,true);

​ flag<=order1.security;

非法使用例子：

（1）

img

（2）

img

（3）

img

信号Z有两个驱动A和B；Z必须定义为一种新的数据类型，否则Z将无法决定取值，语句视为非法。

（4）

img

（5）

img

要点：赋值语句中的方向应和声明中的方向一样

1.2.3 操作符

连接操作符—&

img

集合操作—（）

img

集合操作—序号

img

集合操作–采用others

img

（1）逻辑操作符有：

img

（2）逻辑操作符的应用例子

img

（3）关系运算符有

img

（4）关系运算符的应用

img

（5）数学运算符

img

***注意:***上述运算符应用于 integer，real，time 类型，不能用于vector(如果希望用于vector,可以使用库IEEE的std_logic_unsigned包,它对算术运算符进行了扩展)

(6)VHDL中的操作符应用要点

VHDL属于强类型，不同类型之间不能进行运算和赋值，可以进行数据类型转换

vector不表示number， array 不表示number

1.3 VHDL中的控制语句及模块

  1. 基本概念

    并行处理（concurrent）：语句的执行与书写顺序无关，并行块内的语句时同时执行的

    顺序处理（sequential）： 语句的执行按书写的先后次序，从前到后顺序执行。这种方式和其他普通编程语言(如c，pascal)是一样的。

2、并行和顺序处理在vhdl中的应用

（1）Architecture 中的语句及子模块之间是并行处理的

img

（2）子模块block中的语句是并行处理的

img

img

img

img

（3）子模块process中的语句是顺序处理的

img

  • process例子-值的更新

img

分析：

当A、B、C、D中任一信号发生变化时，进程将开始执行，当执行 Z <= A and B 后, Z 的值不会立即变化 ；同理执行 Z <= C and D 后Z 的值也不会立即变化。当执行end process后， Z 的值才开始更新，同时系统挂起开始等待敏感信号。

  • Process中敏感信号列表的普遍原则是：

在process中，其值被引用的信号应当出现在敏感信号列表中

反例：

img

img

可见不符和设计要求

（4）子模块subprogram中的function和procedure是顺序处理的

img

img

img

img

  1. 顺序执行语句（sequential statement）

    Wait语句 assert语句 If 语句

    case语句 for loop语句 while 语句

    img

    img

    img

    img

    img

    img

    img

    img

    img

    img

    img

    img

  2. 并行处理语句（concurrent statement）

    并行操作中的信号赋值

  • 信号赋值操作
  • 符号"<="进行信号赋值操作的，
  • 它可以用在顺序执行语句中，
  • 也可以用在并行处理语句中
  • *注意*

*用在并行处理语句中时，符号<=右边的值是此条语句的敏感信号，*即符号<=右边的值发生变化就会重新激发此条赋值语句，也即符号<=右边的值不变化时，此条赋值语句就不会执行。如果符号<=右边是常数则赋值语句一直执行。*

*用在顺序执行语句中时，没有以上说法。

  • 选择信号带入语句格式

with 表达式 select

目的信号量 <= 表达式1 when 条件1，

表达式2 when 条件2，

……

表达式n when 条件n；

  • 选择信号带入语句例子

img

  • 顺序执行语句和并行处理语句总结

1、顺序执行语句 wait、assert、if -else 、case、for-loop、while语句只能用在process、function 和 procedure 中；

2、并行处理语句（条件信号带入和选择信号带入）只能用在architecture、block中；

其它语句

参数传递语句（GENERIC）用于不同层次设计模块之间信息的传递和参数的传递，例如矢量和数组的长度、器件的延迟时间参数等的传递。

img

元件调用（COMPONENT）和端口映射（PORT MAP）语句

​ 元件调用语句指定了本结构体中所调用的是哪一个模块，这些被调用的模块应已编译在库中，在本结构体中无需再对该模块的功能进行描述。COMPONENT语句的书写格式如下：

 COMPONENT元件名
      GENERIC  说明；--参数说明
      PORT  说明；   --端口说明
 END COMPONENT；

COMPONENT语句可用于ARCHITECTURE、PACKGE以及BLOCK中的说明部分，但不能用于进程和子程序过程。

COMPONENT语句所定义的元件，用端口映射语句实现连接。端口映射语句的书写格式为：

  标号名：元件名PORT  MAP（信号，…，信号）；
  U2:and2 PORT MAP（a=＞d0, b=＞d1, c=＞q0）；

通过映射语句，将被调用的元件信号按映射语句中的规定连接到系统上。信号映射的方法有两种：位置映射和名称映射。所谓位置映射，就是在PORT MAP语句中所指定的实际信号位置顺序应和库元件说明中的信号书写顺序一一对应。

参考文档

【1】VHDL重点语法全解

【2】系统芯片（SOC）设计方法与实践 万国春，苏立峰，罗胜钦，陈怡著

Paul安
关注
专栏目录
VHDL基本语法
lxm920714的专栏
06-07 997
VHDL程序一般是由以下五部分组成的： 1、库(Library) 2、包(Package) 3、实体(Entity) 4、结构体(Architecture) 5、配置(Configuration) 其中，实体和结构体两大部分组成程序设计的最基本单元。 1、引用库 library IEEE; //表示打开IEEE库，因为IEEE库不属于VHDL的标准库，所以使用库的内容要先声明 use ieee.numeric_std.all; //USE和ALL是关键词，表示允许使用I...
VHDL-MIPS-Pipeline
05-24
1. **VHDL基础知识**：了解VHDL的基本语法，包括实体、结构体、进程、类型定义、信号、变量等。这些是构建数字逻辑系统的基础。 2. **MIPS指令集**：理解MIPS指令集，包括数据传输、算术运算、逻辑运算、控制转移等...
VHDL语法（一）
alone_l的博客
10-06 2071
VHDL程序一般由于三个部分组成：library、entity 和 architecture。
VHDL的语法
qq_41858135的博客
10-27 4461
1、数据l （对客观实体的抽象和概括）有： Constant（常量）在程序中不可以被赋值 Variable（变量）在程序中可以被赋值(用": =")，赋值后立即变化为新值。 Signal（信号）在程序中可以被赋值(用"<=") ，但不立即更新，当进程挂起后，才开始更新。 WIDTH : integer := 1; //整数型的变量 2、std_logic 是长度为1的逻辑 与bit 相似，...
VHDL 语法
better_xiaoxuan的博客
11-24 302
两个常见的电路描述语法结构
VHDL语法
liudongdong_jlu
07-11 1098
pout : out bit_vector   ----端口名称 方向 类型                                    
VHDL的基本语法（一）
qq_30093417的博客
05-10 2564
VHDL语法学习，参考https://blog.csdn.net/qq_36243942/article/details/83041586
ieee-standard-vhdl-language-reference-manual.pdf
03-08
此外，手册还特别提到了“保护工具指令”（Protect Tool Directives），这是指在VHDL源代码中嵌入特定指令，以保护知识产权免受未授权的访问和修改。这一点对于商业硬件设计尤为重要，因为设计的商业化意味着保护其...
fundamentals-vhdl-fpga-development:“学习VHDL和FPGA开发的基础知识”课程提供的练习
04-27
1. **语法结构**：VHDL有四种基本类型的实体——实体、结构体、包和配置。实体描述硬件接口，结构体定义硬件实现，包用来封装常量、类型和函数，配置则用于指定特定设计实例的物理映射。 2. **数据类型**：VHDL提供...
VHDL-Implementation-of-Communication-Protocol
05-13
1. **VHDL基础**：VHDL是一种强大的编程工具，它允许设计者用类似于高级编程语言的方式来描述数字电路。VHDL支持数据类型、结构体、过程和函数，使得硬件描述既清晰又灵活。在本项目中，VHDL被用来描述SPI和VGA协议...
VHDL的基本语法.pdf
06-01
本篇PPT讲述的是VHDL语言的基本语法，不是verilog HDL语法。 本篇PPT讲述的是VHDL语言的基本语法，不是verilog HDL语法。 本篇PPT讲述的是VHDL语言的基本语法，不是verilog HDL语法。
VHDL基本语法 VHDL基本语法
08-19
VHDL基本语法，供大家参考。 VHDL基本语法，供大家参考。
VHDL语法入门.pdf
09-20
fpga硬件描述语言vhdl的入门语法，每一个环节都讲解详细，附带上了示例，使用格式，还有每个词的硬件含义，比较适合初学者进行系统的了解vhdl语言，帮助他们进行fpga的开发
VHDL语法入门宝典
12-21
主要介绍VHDL程序构件，文法规则，数据对象及类型，运算符与表达式，进程与子程序，资源库与程序包等。
VHDL-for-Logic-Synthesis--3rd-Edition.rar_VHDL/FPGA/Verilog_VHDL_
08-11
1. **VHDL基础知识**：VHDL是一种强大的文本描述工具，用于描述数字系统的结构和行为。它包含实体、架构、包、类型、子程序等基本元素，能表达复杂的硬件设计思想。学习VHDL需要理解其语法结构，包括数据类型、...
VHDL语法学习
最新发布
qq_43425438的博客
08-08 7832
一、VHDL语言程序的基本结构 完整的VHDL语言程序包含实体(Entity)、构造体(Architercture)、配置(Configuration)、包集合(Package)和库(Library)五部分。其中，实体是用来描述设计系统的外部接口；构造体用于描述系统内部的结构和行为；包集合存放共享的数据类型、常数和子程序等；配置用于从库中选取所需单元来组成系统设计的不同版本；库存放已经编译的实体、构造体、包集合和配置。 1.1 实体 实体 .................................
"时序分析-VHDL基础教程：语法、描述和典型语句
在"VHDL基础"部分，我们学习了VHDL（Very-high-speed Integrated Circuit Hardware Description Language）的基本语法和用法。VHDL是一种硬件描述语言，主要用于描述数字电路和系统。通过学习VHDL，我们可以用简洁的...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值