基于Montgomery算法的高速、可配置RSA密码IP核硬件设计系列(四)
原创声明:本系列所有的博文都是本人参考相关的文献资料后,独立撰写,组织语言后,编写本系列博文, 未经作者允许,严禁转载;
基于Montgomery算法的高速、可配置 RSA密码IP核硬件设计系列(四)
本次第四部分主要介绍相关项目的具体模块的设计方案,如数字模块的总体设计方案;
2 数字模块实现方案
2.1 总体模块设计
整个RSA 加密系统是一个软硬件协同工作的系统。 PC机端通过运行控制软件, 该软件通过PC 机的串口与RSA加密芯片通信。 加密芯片内部包含有嵌入式的CPU, ROM, RAM, UART 和高速RSA 协处理器模块, 所有模块都挂在AMBA 总线上[12-16]。加密时, PC 机将待加密的明文、密钥等信息传输给芯片;加密完成后, 芯片将加密后的密文发给PC。
2.1.1 总体实现架构
在算法设计要求的基础上,对高速、可配置RSA密码IP核芯片架构进行了设计,适用于32位CPU架构,如下图2.1.1所示。
高速R