pads的一个bug导致我一直不看好这个软件

pads的做pcb设计有着很好的口碑，但是一个bug使得我就用它画了一个4层板。此后就再也没有用过了。

这个bug就是有极性的电容在丝印层有一个+符号标识其极性的，元件是pads原装库里面的，在layout里面是没有问题的，但是一转到route里面就跑到top层了，不知道是否是故意的，在库管理里面还不好编辑这个属性。很是奇怪。后来在库里面编辑了一下，把这个+删除了，在丝印层再加一个标注，就算是解决了，但是，够麻烦的。

当时是在pads5里面的事情，后来pads2007，还是没改。虽然拉线还是比altium designer强的多。但是还是在用altium designer。

cadence allegro不知道会怎么样。找机会试一下吧。