verilog中异或（XOR）和同或（XNOR）

input [7:0]a,b
output [7:0]result1
output result2

异或（相同为零，相反为一）

assign result1=a^b;
assign result2=^a;//按位异或，可用于奇偶校验中检测a中1的个数为奇数还是偶数，奇数为1，偶数为0

同或（相同为一，相反为零）

assign result1=~a^b;

‘= =’与‘= = =’

‘>>’与‘>>>’