基于Nios的nandFlash控制（一）

今天开始对实验室之前的工程进行修改，之前的工程在Flash时序上有些问题，读写误码率较高。

由于Nios带的Flash控制器只适用与一种Nor Flash，并没有nandflash的接口，所以目前的方案是编一个verilog模块做Flash的接口，将具体时序进行封装，CPU只需给此模块发指令即可进行读、写、擦除操作。

CPU与接口模块之间的数据传递通过dpram，Nios的Sram控制器对这个双口操作时可能出现0地址不能写的问题。

要修改的主要就是这个接口模块，比较繁琐的就是模块内部 读写dpram的时序 和 读写Flash的时序 之间的交合问题。