中set无效是怎么回事_关于SDC时序约束的set_input_delay的写法

SDC即Synopsys design constraints，是Synopsys公司的对时序进行约束的语法格式。本文只简单讲一下关于set_input_delay在SDC中的含义。

关于SDC的文档很多，网上还是书上讲的都很复杂。笔者看了很多相关的内容，感觉写的绕来绕去，难以理解，不知道是怎么回事。实际上是很简单的，从set_input_delay的定义就可以理解。

语法如下：

---

set_input_delay delay_value -clock clock_ref [–max] [–min] [–clock_fall] [-rise] [-fall] [-add_delay] input_list

---

delay_value：Specifies the arrival time in nanoseconds that represents the amount of time for which the signal is available at the specified input after a clock edge.

delay_value定义数据相对于时钟（上升/下降）沿的延迟，数据超前时钟沿为负，滞后则为正；

-max：Specifies that delay_value refers to the longest path arriving at the specified input. If you do not specify -max or -min options, the tool assumes maximum and minimum input delays to be equal.

-max定义数据总线中的最大延迟。多条