AXI4 Xilinx IP学习笔记

摘要 Xilinx自从加入到ARM阵营之后，越来越大力的推广AMB了，越来越多的IP会支持AXI。最新版本是AXI4，发布于2010。需要从头设计AXI 接口的人应该是去看AMB的spec，但是对于我自己来说，了解和学习Xilinx AXI IP或许更加实用。

 

这里只是做一些简单的笔记，方便查阅，全面学习的话，只有看[1]啦。

1. AXI4 的三种接口: AXI4， AXI4-lite， AXI4-Stream

2. 可以在XPS里面添加 Chipscope Pro Analyzer AXI monitor来验证AXI4

3. 在没有processor的系统里面使用AXI，可以参看[2].

4. AXI4可以支持 Multi-channel TDATA，比如复数数据类型。

5. Page 18-20 AXI 特性介绍很有帮助。特别是Built-in data width (这个特性对于我的设计很有用的样子)

Each master and slave connection can independently use data widths of 32, 64, 128,
256, 512, or 1024 bits wide:
- The internal crossbar can be configured to have a native data-width of 32, 64,
128, 256, 512, or 1024 bits.
- Data-width conversion is performed for each master and slave connection that
does not match the crossbar native data-width.

6. AXI master interface and slave interface 的顶层互联

7. AXI的6种连接方式(AXI Interconnect Core Use Models) (这几种模式都有典型的应用场合，特别值得关注)

Pass-through, Conversion only, N-to-1, 1-to-N, N-to-M (sparse crossbar mode, 或许很方便的帮组实现on chip memory 的 interleaving 访问), M-to-N(shared access mode)

8. AXI DataMover enables high throughput transfer of data between AXI4 memory-mapped domain to the AXI-stream domain.

9. AXI Virtual FIFO controller 通过使用外部DRAM作为缓存，从而可以同时于与其他多个高带宽数据流连接。典型的应用框图如下

10. AXI Centralized DMA, 其中包含的AXI4 dataMover，可以实现Ethernet的stream数据和内部的AXI数据的传输。

AXI video IP结构也和这个设计类似。

 

 

参看文献

[1] ug761_axi_reference_guide

[2] http://www.xilinx.com/support/answers/37425.htm

转载于:https://www.cnblogs.com/daxuelangren/archive/2013/03/26/2983692.html