FPGA：将FIFO封装成AXI接口的IP

最新推荐文章于 2024-05-05 08:50:21 发布
最新推荐文章于 2024-05-05 08:50:21 发布
阅读量2.8k 收藏 42
点赞数 2
分类专栏： # ▶IP核 文章标签： fpga开发 tcp/ip 网络协议
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/m0_46830519/article/details/125622722
版权

前言

目标：将一个模块封装成带有AXI接口的IP核，方便PL、PS之间数据高速通信

正文

在vivado中的图形化界面，使用赛灵思的官方IP核，就会发现，很多IP核都会用到AXI接口，那什么是接口，为什么要用接口呢？
接口是多个端口合在一起的，这样在连接不同IP核时就可以将多个端口连接，不用再一个一个端口进行连接，这样做的主要目的是为了IP核之间连接方便
在这里插入图片描述
在这里插入图片描述
软件版本：vivado2020.1
目标：将异步FIFO封装成AXI-stream接口

推荐使用第二种方法

一、使用官方IP核

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
新建自己的IP核
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
添加IP核到工程里
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
然后将自己的代码例化到官方给出的代码中

二、先创建自己的工程（推荐）

先建立好自己要用来封装IP的工程，在此工程的基础上，将该工程封装成一个IP核，且带有AXI接口
注：有几处的文件命名被我修改过，但是每步的操作是相同的，所以按照步骤即可，命名可以按照自己的来
在这里插入图片描述
在这里插入图片描述
这一步和上一个方法不一样，要选择当前的工程
在这里插入图片描述
这里的IP核位置，推荐把你自己封装的所有的IP核都放在同一个文件夹里面
在这里插入图片描述
注：下面2张图是举的例子，为后面补充的内容，和上面的地址不同
在这里插入图片描述
在这里插入图片描述

在这里插入图片描述
请添加图片描述

自定义端口

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
添加完成后，如下图：
在这里插入图片描述
按照同样的操作，也将读端口定义完成，并且点击下方的：SAVE
在这里插入图片描述
在这里插入图片描述

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
同理，配置读端口
在这里插入图片描述
配置完成后，如图
在这里插入图片描述
在这里插入图片描述
然后返回最初的工程，如图操作即可看到刚刚生成的IP核
在这里插入图片描述
创建一个BD图像化文件，然后即可调出刚刚生成的IP核，如图：
在这里插入图片描述
如果想要更改IP核，如图即可打开IP核的工程文件
在这里插入图片描述

补充：在给FIFO添加AXI端口之前，可以搜索一下看看有没有定义FIFO的端口
在这里插入图片描述
在这里插入图片描述
如果没有，就需要如上的操作自定义端口

崽崽今天要早睡
关注
  • 2
    点赞
  • 踩
  • 42
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
【AXI4 verilog】手把手带你撸AXI代码（三、同步fifo设计）
helloworld573的博客
08-30 1917
为了支持AXI的outstanding特性，在设计从机时，需要使用fifo来缓存各通道的指令和数据。次FIFO特性如下：同步fifo，宽度32，深度31，带有空满指示信号，空时禁止读取。满时禁止写入。否则会造成内部指针错误。预读取：读数据时钟裸漏，当读使能有效时。当前数据消失，下一笔数据裸露，如此直到数据取走为止。...............
axi-stream data fifo 介绍
05-17
axi-stream data fifo 介绍
学习笔记（一） AXI协议原理及IP核封装
m0_63858143的博客
03-31 1551
简单介绍一下这几个寄存器，每个寄存器位宽32位，对于控制寄存器，他是PS端要写入PL端的一些控制命令，它是一个只写的寄存器。例如在上面的代码中，当byte_index为0时，slv_reg0[0 +: 8]，它就相当于slv_reg0[7:0]，当byte_index为1时，slv_reg0[8 +: 8]，它就相当于slv_reg0[15:8]。当从机传输数据的位宽低于总线上的位宽时，比如我们总线的位宽是32位的，而从机的位宽是8位的，那么从机在不进行位宽转化的情况下就可以通过总线和主机进行数据传输。
FIFO Generate IP核使用——AXI接口FIFO简介
u011565038的博客
05-04 1334
AXI接口FIFO是从Native接口FIFO派生而来的。AXI内存映射接口提供了三种样式：AXI4、AXI3和AXI4-Lite。除了Native接口FIFO支持的应用外，AXI FIFO还可以用于AXI系统总线和点对点高速应用。
AXI-Stream Data FIFO接口学习
摸鱼宗宗主的博客
07-15 6407
stream_data_fifo接口与普通的FIFO方案基本差不多，只是写数据端为AXI-stream从接口，读书节端为AXI-stream主接口。
关于AXI4-STREAM DATA FIFO的理解及带FIFO的ADDA测试
weixin_45303812的博客
04-10 8758
实验要求 DAC FIFO实验 基于“DDS IP 数字波形合成DAC ” “ ADDA测试” 实验方案 用MMCM 把 合成出100MHz的时钟，让DDS工作在100MHz时钟 让DAC和DAC的接口电路工作在50MHz，此时DAC的采样率为50MHz 在DDS和DAC接口电路之间，放置一个带独立时钟的AXI-Stream-Data FIFO，FIFO两端的时钟分别为DDS的工作时钟100MHz和DAC的工作时钟50MHz 生成FIFO需要带data count信号（本实验仅用于观察，以后的实
AXI_BRAM和AXI_Stream FIFO的通信
hy_520520的博客
03-29 2728
平台：vivado2017.4 芯片：kintex-7 xc7k325tffg900-2 学习AXI总线。上一篇学习了AXI BRAM 和AXI_Stream FIFO。这里使用仿真看看他们之间的通信，为了更加深入的理解AXI总线。 前面分析了，AXI_BRAM的信号，支持突发模式。最大一次突发传输s_axi_awlen位宽的数据。这里即256个数据。 第一部分实现由AXI_BRAM产生256个数据，将其读出后，写入AXI_FIFO缓存。 第二部分实现由AXI_FIFO产生256个数据后，将其读.
FIFO Generate IP核使用——AXI接口AW Config页配置
最新发布
u011565038的博客
05-05 1299
AXI FIFO与Native FIFO在First-Word Fall-Through模式下具有相似的功能，但AXI FIFO通常还提供了更多的特性和灵活性。
适用于AXI-Stream接口的Xilinx FIFO IP核
sunny92536的博客
05-05 493
1.使用通用的FIFO Generator配置为stream接口。打开IP 例程是用VHDL写的一个测试 ，执行仿真。2. 使用AXI-Stream Data FIFO。设置宽度16 深度512。
fpga axi-can ip核数据手册
06-07
LogiCORE IP AXI-CAN IP 核采用 AXI4-Lite 接口，支持 Virtex-7、Kintex-7、Artix-7、Zynq-7000、Virtex-6 和 Spartan-6/XA 等 FPGA 设备家族。 四、寄存器描述 LogiCORE IP AXI-CAN IP 核的寄存器可以分为以下几...
fpga_fifo-master_FIFOIP核_fifoIP_fifo_深度FPGA_
10-02
本资源"fifoIP_fifo_深度FPGA_"专注于FPGA中的FIFO IP核实现，提供了可自定义深度的FIFO源代码，这对于优化系统性能和满足特定需求至关重要。 FIFO IP核是预先设计好的功能模块，可以直接在FPGA设计中复用，减少了...
FIFO.rar_fifo_fifo IP_fifo vhdl_fpga FIFO
09-14
在 FPGA IP（Intellectual Property，知识产权核）中，FPGA 厂商提供了预封装的 FIFO IP 核，如 Xilinx 的 Block RAM FIFO 或者 Altera（现在已被 Intel 收购）的 FIFO Generator。这些 IP 核通常提供丰富的配置选项...
DDR3封装成fifo使用MIG ip core进行DDR3的读写操作 FPGA设计源代码及设计文档资料.zip
03-25
DDR3封装成fifo使用MIG ip core进行DDR3的读写操作 FPGA设计源代码及设计文档资料，外部看是一个fifo接口，内部使用ip core，有设计框图文档和代码能有查看，可在XILINX VIVADO平台上仿真测试。
fifo_ip_fifoIP_fifo.cmp_fpga_zoos1k_
10-02
本项目使用了FPGA的IP核来实现FIFO功能，展示了如何通过硬件描述语言（如VHDL或Verilog）进行FPGA设计，并将这个设计与FPGA内部的其他模块进行集成。下面我们将详细讨论FIFO的基本概念、FPGA中的IP核应用以及Zynq ...
AXI-Stream协议详解（1）—— Introduction
apple_53311083的博客
10-26 1229
在图中，每个垂直列表示单个传输中的字节，在本例中使用了一个4字节宽的数据总线。连续的非对齐流是每个数据包的第一个数据字节，第一个数据字节和最后一个数据字节之间没有位置字节的若干数据字节。对于AXI-Stream协议来说，首先它是AXI协议的一种，一定程度上来说它是AXI协议中最简单的一部分，但是使用还是非常广泛的。稀疏流可以包含任何数据字节和位置字节的混合，但通常大部分字节都是数据字节。一个表示流中的数据字节的相对位置的字节。一个不包含任何数据信息或关于流中数据字节的相对位置的任何信息的字节。
FIFO的使用及理解
aaa23d1的博客
11-01 3359
先入先出的一个数据存储缓冲器，和RAM不同的是，FIFO的数据被读走了FIFO就空了，而RAM的数据可以反复读。本次内容是基于Xilinx的官方IP-FIFO Generator。
Xilinx IP核手册阅读——FIFO
FG的博客
07-27 1540
如上图，复位信号拉低后，经过1clk后，写使能拉高，数据开始写入FIFO，再经过2clk，wr_count开始计数，empty信号拉低后，rd_cout信号开始计数，但是注意光标时间，wr_count和rd_count两个信号并不是和clk时钟信号对齐的。至此，Overview看了个大概，总结来说，该章中主要介绍IP核的应用场景、适配性等问题，并会给出IP核接口的详细说明，还会有简略的时序图说明接口之间的关系，力求全面总体，后面的章节一定是对ch1中提到的多有功能做出系统的详细的说明。（是否使用前者更好？
AXI Stream总线说明和测试
weixin_43956013的博客
06-01 1962
本文主要介绍AXI Stream总线的端口定义、数据传输流程，以及仿真测试结果。
AXI4-Stream Switch IP核介绍
CSDN_paddle的博客
01-05 2256
Switch Properties Number of Slave Interfaces 此参数指定IP上存在的AXI4-流从接口的数量。这个值可以为1和16。当主接口数为1时，此值不能设置为1。Number of Master Interfaces 此参数指定IP上存在的AXI4-流主接口的数量。 该值可以为1和16。当从属接口数时，此值不能设置为1 是1。Use Control Register Routing 此参数指定路由模式。控制寄存器路由启用AXI4-Lite 控制寄存器接口来处理传输路由。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值