Altera Stratix IV 命名规则

由于要开发基于DE4平台的应用，应该要了解一下该平台的芯片情况Stratix IV 

具体型号为：Stratix IV EP4SGX230KF40C2

命名规范如下

 

官网资料为：https://www.altera.com/products/fpga/stratix-series/stratix-iv/overview.html

自己能看懂的部分，尴尬，很多技术指标还不明所指-_-!!

• Highest density with up to 820K logic elements (LEs), 23.1 Mb of embedded memory, and up to 1,288 18 x 18 multipliers

820k的逻辑单元，23.1Mb的片内存储空间，1288个18x18多路选择器

• Unprecedented system bandwidth with up to 48 high-speed transceivers at up to 8.5 Gbps, or up to 24 transceivers at up to 11.3 Gbps optimized for 100G applications and 1,067 Mbps (533 MHz) DDR3 memory interfaces

这应该史系统带宽有48个能够达到8.5Gbps的高速收发器

更加具体的数量指标如图：

仅从数量上看，实现项目所需的资源是比较充分吧

 逻辑单元与互联：

自适应逻辑模块（Adaptive Logic Modules，ALM）：

 

 真双端口RAM时序波形：

全局时钟网络：

区域时钟网络：

外围时钟网络：

PLL：

 

 外部存储器接口数据路径概述：

 

转载于:https://www.cnblogs.com/dashawntang/p/6587192.html