基于 stratix iv 的DDR3协议剖析与调试

最新推荐文章于 2024-07-12 19:02:34 发布
最新推荐文章于 2024-07-12 19:02:34 发布
阅读量306 收藏 1
点赞数
分类专栏： 闲时了解 文章标签：    基于 Stratix IV 的DDR3 SDRAM控制
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_37363005/article/details/97775146
版权

基于 stratix iv 的ddr3说明

  1. 工程可调否？
  2. 搜集板卡资料。
  3. 配库，看文档写ppt.写下怎么讲ddr3那个代码。（怎么用ip）
  4.  代码看完连板子。

确切的是 stratix iv 的ddr3控制器设计。主要写ppt。边看工程，边写ppt. 理解ddr3的几个方面，写到ppt里。

 

 

           基于 Stratix IV 的DDR3          SDRAM控制器设计

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

one_u_h
关注
  • 0
    点赞
  • 踩
  • 1
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
专栏目录
Stratix IV GX 开发套件PCB源文件
10-28
Stratix IV GX 开发套件PCB源文件，包含加工文件等（s4_pcie_devkit_revb.brd、100-0310901-b1_revb.tgz）
Stratix III FPGA性能达到533-MHz DDR3接口标准
11-26
Altera宣布，Stratix III FPGA的DDR3存储器接口速率超过1067 Mbps。更宽的存储器带宽支持新的通信、计算和视频处理应用，以前很难实现这类应用或者需要增加存储器块才能实现。Altera的Stratix III FPGA系列是完全符合JESD79-3 JEDEC DDR3 SDRAM标准的FPGA，该标准包括为提高性能而制定的高性能读写均衡规范。 　　为充分发挥DDR3存储器的优势，Altera的Stratix III系列提供读写均衡、DQ去斜移I/O延时、动态片内匹配等功能，并且使用可配置锁相环(PLL)来补偿电压和温度变化，是业界唯一具有这些特性的FPGA。此外
终于完成了JESD79-3F(DDR3)协议中文版
最新发布
LeeAmos1的博客
07-12 252
终于完成了JESD79-3F(DDR3)协议中文版，虽然到了3F的版本，英文文档依然不够严谨，就这样吧，我也无力吐槽了，希望后续能改进吧。
Stratix IV 中文版
01-26
altera stratix fpga datasheet 中文 资料 文档 中文版的全集，看完这些，关于FPGA的东西你就都懂了
DDR3 DRAM开发协议中文版.pdf
06-27
DDR3开发必备，内容由标准的英文版本翻译而来，对开发DDR3 DRAM的开发者由很大的帮助。DDR3属于SDRAM家族的存储器产bai品，提供相较于DDR2 SDRAM更高的运行性能与更低的du电压，是DDR2 SDRAM（四倍数据率同步动态随机存取存储器）的后继者（增加至八倍）。
Stratix IV GX 开发套件原理图
10-28
Stratix IV GX 开发套件原理图，PDF格式 S4GX_PCIE_sch.pdf
基于Stratix III的DDR3 SDRAM控制器设计
11-09
时钟与复位管理模块负责提供DDR3 SDRAM所需的精确时钟信号，包括时钟分频、相位调整和时钟恢复等功能。地址与命令发生器则根据控制器的指令生成对应的地址和控制信号，确保正确地访问内存。数据路径负责数据的发送和...
Stratix IV GX 开发套件HSMC_breakout_header原理图和PCB源文件
10-28
Stratix IV GX开发套件是Altera公司推出的一款基于Stratix IV FPGA的高性能开发平台，用于帮助工程师快速设计和验证复杂的数字系统。该套件通常包含硬件、软件工具、文档以及各种接口，便于用户进行FPGA原型设计。在...
基于Stratix_的DDR3SDRAM控制器设计
12-08
本文详细介绍了基于Stratix III的DDR3 SDRAM控制器的设计方法，通过ALTMEMPHY宏功能与用户自定义控制器的结合，实现了高效稳定的DDR3 SDRAM控制。通过对控制器的设计思想、各模块功能及其设计注意事项的深入分析，为...
EDA/PLD中的Altera Stratix IV E FPGA开发套件具530K逻辑单元FPGA
11-09
- **引脚兼容性**：Stratix IV EP4SE530 FPGA与Stratix III和Stratix IV EP4SE820 FPGA引脚兼容，这意味着设计师可以轻松地在不同器件间迁移设计，无需进行大量的硬件改动。 - **存储器接口**：开发套件支持533-MHz ...
DDR标准协议，官方标准协议DDR标准协议，官方标准协议
04-15
DDR的标准协议，官方协议，全英文 DDR的标准协议，官方协议，全英文
DDR3协议英文版
10-27
DDR3协议英文版，DDR3 SDRAM Standard_JESD79-3D标准协议
DDR3 白皮书中文版
04-06
DDR3 白皮书中文版 不用多说了，内存技术,现在很多机器已经普及了。
ddr3协议规范
02-19
ddr3的协议规范，英文版，ddr3的标准协议
完整版JESD79-3F DDR3协议规范 官网最新原版
12-19
完整版JESD79-3F DDR3协议规范 官网最新原版。 Revision of JESD79-3F, July 2012
Altera开始发售40-nm Stratix IV FPGA系列
ltm0610的专栏
07-20 568
Altera开始发售40-nm Stratix IV FPGA系列字号:  小  中  大  | 打印 发布: 2008-12-17 10:46    作者: webmaster    来源: 本站原创    查看: 643次 业界最先进的FPGA，密度、性能和系统带宽在高端FPGA中无与伦比，且功耗最低 2008年12月16号，北京——Altera公司(NASDAQ: ALT
DDR3协议（一）概述、信号及状态跳转
qq_37573794的博客
10-17 3287
DDR基础概述
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值