Cadence的NC/NCsim中的C是什么意思

Cadence的NC/NCsim是native compiled simlator的意思，在之前一篇博客里介绍了native的意思，那么ncsim中的compile是什么意思呢？

从文献[1]可以知道，verilog仿真器主要有如下两种：编译型和解释型两种。

• Compiled Simulator : This kind of simulator converts the whole Verilog code into machine dependent code and then runs the simulation. Example : VCS generates the binary file, which can be run from the command prompt. Compiled simulators are very fast.
• Interpreted Simulator : This kind of simulator executes line by line, thus is very slow compared to a compiled simulator. Verilog-XL is one such simulator.

 

从文献[2]和[3]可以知道，目前的big 3：ncsim中的NC-Verilog、vcs和modelsim都是compiled Verilog simulator。Interpreted Simulator是一行一行地解释执行。

 

两者比较而言，Compiled Simulator 比 Interpreted Simulator 有更快的仿真速度。从文献[4]和[5]可以看出可能快出超过100倍。

 

 

 

此外，Verilog simulator也可以分为cycle based simulator 和 activity driven simulator两种类型 [5]。留在后面有机会再展开。

 

参考文献：

[1] http://www.asic-world.com/verilog/verifaq3.html

[2] https://en.wikipedia.org/wiki/List_of_HDL_simulators

[3] https://web.stanford.edu/class/ee183/handouts_win2003/Modelsim_short_tutorial.pdf

[4] http://www.veripool.org/wiki/verilator

[5] http://www.veripool.org/wiki/veripool/Verilog_Simulator_Benchmarks

 

个人理解, 欢迎方家们批评指正.

转载于:https://www.cnblogs.com/zhangxiaowei/p/6165881.html