手工改变Quartus II软件的编译速度[转载]

Quartus II的编译速度一直是个问题：太慢！尤其在进行FPGA调试时，加入SignalTAP II后编译时间明显延长，一次就要15分钟（对我当前的机器配置和设计来说）。

使用Quartus II快5年了，这是一个很深刻的体会，也带来几个好处。1. 我在等待编译结果时不得不翻翻书、看看文档，由此也多学了许多知识。2. 我不得不尝试提高使用SignalTAP II的效率，尽量减少重复编译的次数，由此也积累了些好的调试习惯。3. 我开发了几个vjtag调试工具，可以不经过编译就控制（可控性）和观察（可测性）FPGA内部的工作情况。4. 我认识到了软件可编程比硬件可编程的优势，软件的编译和更新比硬件配置文件的编译和更新快多了。5. 我认识到了仿真的重要性，仿真比调试不但有更好的可控性和可测性，更重要的是反复编译的速度快了许多。

在等待编译结果时最好不要让PC机执行其他对内存和CPU占用率高的程序：比如听歌看电影、硬盘查毒、反复点击网页等等。否则，编译时间一定短不了，白白浪费了生命。

在Quartus II的Tools - Options - General - Processing下面有一个性能选项，在Help文档里是这样介绍的：

Run design processing at a lower priority (recommended for single processor machines):

Runs a design process, such as a compilation or simulation, at a lower priority. This option is rec