文鸿开源工作室

原创 ubuntu深度学习环境的搭建（ubuntu18.04的安装教程 & GPU驱动安装 & CUDA安装 & CUDNN安装）

1.1 制作ubuntu系统安装盘1.1.1 下载ubuntu18.04的镜像链接：https://pan.baidu.com/s/1kK9OD1dYyleq1BGBiMXpvA 提取码：66661.1.2 准备一个8G以上的U盘，把系统烧录进去烧录软件我使用的是rufus官方下载地址：rufus官网使用教程：在 Windows 中制作 Ubuntu 系统的USB启动盘1.2 U盘启动安装ubuntu系统不同机器进入bios的按键和切换启动项的按键不同，一般是F2,F11,DEL其中一个进

原创 优秀公众号推荐 & STM32与FPGA资料整理 & windows小工具推荐

文章目录学习公众号推荐（无广告，良心推荐）1.工具类1.网罗灯下黑2.平凡而诗意（这个老哥应该是弄深度学习的，整理的资料挺不错的，下面也还会推荐一次~）3.Topbook2.硬件类1.吴川斌的博客 （平时有分享很多电子书，以及一些资讯，分享Allegro的知识）2.路飞的电子设计宝藏（非常牛逼的一个博主，好像是兰州大学的硕士，强烈推荐~向他学习）3.FPGA1.硅农（文章质量都不错）2.开源骚客（...

原创 Spartan-6 FPGA 如何使用ISE下载程序

 一般FPGA都是基于SRAM技术的，SRAM的数据是掉电丢失的。所以我们如果要每次上电都让 FPGA 运行一个程序，那么就需要一块Flash，将程序放到flash中，上电的时候，再将程序bit流加载到FPGA中。但是每次都这样做会消耗大量的时间，因此在调试的时候，我们一般都是使用JTAG下载数据。接下来我们来学习一下这两种下载方式。先说两个小知识点：1.在下载的时候要先看看你的下载器...

原创 XILINX ZYNQ FPGA PS端DMA握手流程

❌ 多个 channel 共用一个 FIFO（会死）一直拉高（没有 back-pressure）✔ 每 bit 一个 DMA engine。✔ 不影响其他 channel。👉 没有跨 bit 的语义。PS 当前调度 / 使用。PS 不应访问该通道。

原创 ASIC IO/PAD的区别

IO 决定信号“怎么用”，PAD 决定信号“能不能活着出芯片”。在 ASIC 中二者强耦合，在 FPGA 中被工具自动隐藏。

原创 标准 foundry PAD（bidirectional IO）接口解释

是完整的双向 PAD cell：Y/A/OE/IE 管功能，PE/PS/POE 管上下拉，DS/SR 管驱动，IS/RTO 管输入特性，真正的 inout 只存在于 PAD 内部。

原创 ARM Memory compile类型

HDC → 面积和性能折中，适合 cache 或一般 SRAM。UHDE → 极致面积优化，慢一点，大块SRAM 选这个。HDE → 极致性能优化，面积大一点。ARM SRAM工具类型。

原创 PrimeTime roport timing语法

delay_type max 是setup, delay_type min是hold。> 表示覆盖写， >>表示在原来的rpt后面增加内容。

原创 AXI设计需要注意的

原创 SOC芯片cpu和外设上下电，时钟，reset的顺序关系

取指发总线访问读外设寄存器bus error。

原创 spyglass获得工程信号的路径

原创 verdi打开vdb覆盖率文件指令

verdi打开vdb覆盖率文件的命令

原创 sdc 编写笔记

sdc编写笔记

原创 DC sgdc的编写

6. cdc_false_path -to_type all -to AAA.port_c， 设置到port_c的信号为false path。4. set_case_analysis -value 0 -name AAA.port_a, 设置一些常量。5. quasi_static -name AAA.port_b, 设置port_b为静态信号。3. 设置复位信号, reset -name rst_n -async -value 0。下面的几步根据需要增加。

原创 基于verilog的轮询调度器

【代码】基于verilog的轮询调度器。

原创 vivado进行zynq开发问题总结

生成了bitstream，到处了xsa文件后，没有报错，但是在vitis导入xsa文件后，找不到对应的processor ip核（第一条如果纯rtl，ps用rtl例化在代码中也会有这个问题），可能是上面第一条问题，也可以通过重新generate output products, create HDL wrapper，重新综合再试一次。xsa文件就是一个压缩包，将其重命名，xsa改为zip后缀后解压，找到.hwh后缀的文件，打开会有ps配置的相关信息，文件不会太小。自定义ip核修改如这个链接所示。

原创 AMBA总线AXI与CHI特性接口比对

AXI 协议更适合用于内存映射的、相对简单的单片系统，侧重于低延迟和高效的数据传输。CHI 协议设计用于大规模、多核或多片的高性能计算系统，支持复杂的缓存一致性和灵活的数据控制。以下是和信号名称AXI 协议信号CHI 协议信号地址通道ARADDR（读地址）REQFLIT (请求片段)请求中包含地址AWADDR（写地址）地址有效信号ARVALID（读地址有效）无明确的地址信号，地址信息在请求消息中传递AWVALID（写地址有效）地址握手信号ARREADY（读地址就绪）无明确的握手信号。

原创 vcs调试时，Terminal终端显示彩色字符

本文讲述终端如何实现彩色字符打印

原创 vivado 建立多个仿真环境，active选择激活不同的仿真环境

本文介绍如何创建不同的仿真set

原创 如何使用Synplify综合vivado带IP核的工程

本文讲述如何使用synplify来综合带vivado ip核的工程

原创 什么是推挽输出，开漏输出？

B站工科男孙老师关于开漏和推挽的笔记

原创 用Vscode编辑verilog代码配置

vscode编辑verilog的配置与插件安装

原创 IC基础知识：时钟无毛刺切换

本文时钟无毛刺切换的代码和testbench

原创 Linux 下gvim无法识别systemverilog语法

linux下较早的gvim无法识别systemverilog语法的解决方法

原创 FPGA调试技巧：将仿真图像数据输出到TXT或者输出成为BMP文件

FPGA调试图像处理技巧，将FPGA中的图像数据输出到TXT文件中，并且将其显示。

原创 verilog 组合逻辑的一些知识点，verilog赋值，判断语句更好的写法

verilog 语法问题

原创 windows弹窗显示应用程序0xc0000005错误解决方法

windows 报 0xc0000005错误解决方法

原创 生成COE文件注意事项

使用bmp2mif软件生成coe文件，生成的coe文件出错。

原创 汕头大学复试准备

汕头大学考研复试准备

原创 AD2016 交互式网表 InteractiveHtmlBomForAD插件安装教程

AD2016使用interactiveHtmlBomForAD 插件生成交互式网表

原创 vivado ps开发FPGA中generate output product 和 create HDL Warpper的作用

我们用block design的方式ZYNQ FPGA时，会有一个bd文件，而我们vivado在编译的时候编译的是.v文件，因此软件还需要将bd转换成可综合的verilog文件。generate output product用于生成bd下一层的顶层（里面包含了你调用的所有核）create HDL warpper用于生成bd上一层的顶层（让这个bd可综合）...

原创 FPGA存储块，有没有使能Primitives output Register作用

在FPGA中，ROM,RAM存储块在IP核配置中都有一个配置选项：Primitives output Register，比如下图的rom IP核配置界面接下来以RAM读写为例，我这里RAM的第一个数值为1，我们观察第一个数值的位置即可看出这个reg的作用，我这里是always Enable配置：没有勾选Primitives output Register的情况，当我们给了ADDR后，1个时钟周期后，RAM存储块能够读出数值。勾选Primitives output Register的情况，当.

原创 vivado无法打开vitis, 卡在loading org.eclipse.e4.ui.css.swt界面，软件无响应

loading org.eclipse.e4我解决这个问题解决了两天，网上的资料都不行，删文件什么的，都不行。倒腾了很久，最后也不知道怎么突然就好了，记录解决问题的思路：思路vitis出现的问题都可以去看eclipse, 因为vitis是基于eclipse的，直接搜索vitis是很少资料的，所以就可以转到去找eclipse解决方法。可以尝试直接去打开vivado安装目录下eclipse文件夹的eclipse.exe文件，应该是无法打开的状态。所以主要就是解决这个eclipse.exe。根据网上资

原创 STM32CubeIDE/STM32CubeMX(HAL库) 编写STM32代码与标准库的不同

使用STM32CubeIDE/STM32CubeMX 生成STM32代码，生成完的外设代码一般需要加上使能函数，如果有使用中断，则需要使能中断。这里是使用CubeIDE和MX需要注意的点。使能函数可以在工程下STM32F4XX_HAL_Driver的inc下的头文件中查找到标准库与HAL库中断服务函数的不同标准库：只有启动文件中的中断服务函数；HAL库：有启动文件中的中断服务函数, 在这个普通中断服务函数中有HAL中断服务函数与callback回调函数；两者的区别是： HAL的..

原创 win10安装vivado + vitis 2019.2 教程

win10安装vivado + vitis 2019.2 教程安装包：链接：https://pan.baidu.com/s/1fPlNDzpC0EPXMhOloDyzfA 提取码：1234网上其他博主的安装教程，比如：vivado2019.2的安装，最后是没有安装上vitis PS端开发软件。本篇教程最后是由vitis+vivado安装步骤：1.双击安装程序.exe，有个弹窗选项，选择continue.这个界面全部勾上2.这里选项很重要！！选择vitis,我查了下，你选择vitis相当于选择了

原创 AU声音处理参数

参考：1.让你视频的声音更好听②[EQ均衡器]女声甜美动人男声低沉性感如何让你视频的人声更好听｜fcpx音频调整小技巧男声使用右下角的LP，低通滤波器（通过低频，衰弱高频）因为男生一般是提高中低音，提高声音的磁性。多频段压缩器女声使用左下角的HP（高通滤波器，通高频，阻低频），因为女生低频段没有什么声音。提高中频和高频段的声音。这个参数不是固定是，打开播放声音，然后查看波形。以男生为例。均衡音量1.可以用匹配响度，自动调整声音的大小2。效果–强制限制幅度调整参数，

原创 日系背景色RGB，CMYK数值

参考：小鹿Lawrence 调色教程博主给的是CMYK颜色格式的数值，我在PR里面没有找到怎么找到这个颜色格式。我在网上找到了能够将CMYK数值转换成RGB数值的计算网址CMYK转RGB计算网址在Pr找到项目，选择一个颜色遮罩。双击颜色遮罩打开拾色器，将刚刚的颜色数值复制进去，因为屏幕色差，每个屏幕显示的颜色都不太一样。选择一个你喜欢的颜色作为背景色即可。...

原创 pr同时对多个视频进行缩放

参考这个回答对其中已经缩放好的视频，点击ctrl+c。然后选中其他所有的视频，右键复制属性。能够把视频的效果复制过去。

原创 SDRAM为什么可以复用行列地址线

写数据命令写数据时序写数据命令没有row地址是因为在个ACT命令的时候，就指定了是哪一行。所以他可以复用地址线。（行和列是不同时间段给的，行地址在ACT命令的时候给，列地址后面写的时候慢慢给。因为列刷新比较多。刷新完一列才要刷新一次行）1.ACT2.Write3.PRE(要换行了，要刷新了，需要给PRE命令，不过必须要等突发长度写完了才能刷新)网络上的参考：第四章 存储器...

原创 如果制作一个好看的Vlog视频，摄影&剪辑&声音博主推荐

如何制作一个好看的Vlog视频博主主业还是硬件工程师，但是哪个男孩子不想成为一名摄影师呢？制作一个好看的视频，有时候对自己还是挺有纪念意义的。下面就分享一下我平时看到摄影和剪辑相关比较好的博主叭。摄影1.彭弘Red相机入门教程系列这个视频放在第一个，因为这个教程讲相机的参数讲的真的很好！很通俗易懂。2.Brandon Li大神的运镜教程因为视频不同于图片，我现在的理解是，拍摄的时候，要尽量移动相机，要让画面移动起来，不然画面就看起来会像照片，很沉闷。Brandon Li大神的运镜手法