verilog小程序——上电自动复位

博主分享了一个Verilog自动复位的小程序模板,适用于上电自动复位场景。代码可根据需求进行精简,例如利用计数器的高位作为复位结束的判断条件。欢迎大家提出改进意见或问题。
摘要由CSDN通过智能技术生成

  最近整理了一个自动复位小程序,可以作为模板今后使用,此程序也可以精简,如在对复位时间精度要求不高的情况下,可以以cnt的某一高位最为判定条件,当其为1时,复位结束,具体请看代码,若有更好的建议或问题,欢迎留言。

module    rst(

    input        wire          clk,
    input        wire          rst_in,
    
    output    wire          rst_n
);
    wire                  buf_rst_n;
    reg                [26
  • 0
    点赞
  • 3
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值