ddr3ip核心_XILINX DDR3 IP核使用教程

XILINX DDR3 IP核使用教程

[复制链接]

本教程选择一个例子来讲，那就是xilinx平台下用DDR3(常见的笔记本内存条)

接下来是你玩转这个教程所必须要准备的工具：

xilinx ISE 14.1或者更高版本(不好意思，比14.1还低的版本我没试过。vivado当然也可以，不过我是用的ISE)

modelsim SE 6.6a或者更高版本(更低版本我负责的告诉你不可以，因为无法正常生成编译库，所以，6.5版本或者更低的你干脆就别装了)

... ...

PPT翻了一页了，工具都装完了吗亲？

已经装完了啊？

很好哦，那我们就开始吧！

你知道用ISE做DDR设计的第一步是啥吗？

当然是打开工具了——我估计这你肯定知道

打开工具之后做啥？

当然是生成一个IP，对xilinx来说也就是core gen了

我估计你即便是新手上路，这个也是知道的——因为我前面刚刚讲过了嘛

那么core gen生成完了之后呢？

是不是要仿真啊？

仿真需要什么？

当然是modelsim了——我还是刚刚讲过，哈哈

那你知道用modelsim仿真DDR的core gen，是需要xilinx仿真库的吗？

什么？你不知道啥叫仿真库？

乖乖隆地洞，我还是给你讲讲啥叫仿真库吧先

1.jpg (42.1 KB, 下载次数: 0)

2021-2-3 09:06 上传