verilog幂次方_Verilog实现全并行比较算法

1.原理

传统的排序方式是两两之间顺序进行比较,而全并行算法是基于序列中随意两个数进行比较,所以会消耗比较多的比较器。这正诠释了FPGA技巧里面积换取速度的思想。

原理如下:

(1)第一个时钟周期,将其中一个数据和其他数据在一个周期中比较。

(2)第二个时钟周期,将每个数据和其他数据比较后的结果进行累加。

(3)第三个时钟周期,将每个数据根据自己的得分赋值给新的数组。

2.优缺点

2.1优点

并行比较排序方式在实时性上有明显的优势,只需要三个时钟周期就可以完成排序。

2.2缺点

由于并行比较消耗FPGA的LUT资源,而且在第二个阶段需要大量的加法器级联,考虑到路径延迟、建立和保持时间的Slack以及时钟的Jitter,一个时钟周期的多个加法器级联会产生问题

代码的可移植性有所欠缺,比如序列大小改变,在第二和第三阶段就需要认为修改多处代码。

3.传统的排序例程

如下图所示,不仅需要多个比较器,而且时序路径过长,造成布线的数据路径过长,产生建立时间违例。

从下面的timing报告中可以明显的看出,该数据过长。

也可以从芯片布线的情况上明显看出。

4.全并行比较例程

module sort_paralell(clk, rst, in0, in1, in2, in3, out0, out1, out2

  • 0
    点赞
  • 1
    收藏
    觉得还不错? 一键收藏
  • 0
    评论

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值