两片74161实现60进制_74ls161集成60进制加法计数 - 74LS161集成计数器电路(2、3、4、6、8、10、60进制计数器)...

本文介绍了用两片74LS161实现60进制和16进制计数器的方法。实现60进制有同步和异步两种连接方式,异步连接可能因译码问题导致误动作,可加滤波电容增加可靠性;同步连接则杜绝了重复计数。还介绍了16进制计数器的线路及应用。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

二、74LS161集成计数器电路(60进制计数器)

实现60进制加法计数器需要2片161,它们之间的连接方式又分同步和异步两种。

1)异步连接方式。低位的161通过置数法设计为十进制加法计数器,每十个CP向高位161进一。当高位161计数到0110(即6)时,对两片161同时清零,电路回到0状态。电路图如图5所示。

异步连接方式实现60进制时,高位161的CP与低片译码电路相连,译码可能丢失高频成分,导致译码电路因吉布斯过冲在一个时钟周期产生多个上升沿,从而引起电路的误动作,计数器出现错误。可以在低位161的与非门和高位161的cp之间加一个滤波电容来增加异步连接方式的可靠性。

2)同步连接方式。两片161的CP都连接到计数脉冲输入端,当低位161计数到1001(即9)时,通过译码电路让高位161加1。当高位计数到0110(即6)时,对两片161同时清零,电路回到0状态。电路图如图6所示。

同步连接方式中高位161和低位161的CP一起连接在时钟信号源上,则杜绝了异步连接方式中的重复计数的可能。

三、74LS161集成计数器电路(16进制计数器)

线路图如图3(注意:以下电路连接的图3为此图3.16进制加法计算器)

图3中的CTP=CTT=/LD=1,/CR端接复位脉冲端,按动单次脉冲CP,则LED显示十六进制十数状态,其真值表如表7所示。

计数器的输出状态从0000~1111十六个状态,其应用电路可做为4位的地址码或数据,若位数不够可采用两片以上的74LS161芯片扩展为8位、16位或更多的位数。

### 使用74HC161实现进制计数器的设计方法和原理 #### 设计思路 为了构建一个进制计数器,即能够从0计到9再回到0循环往复的装置,可以选用一片74HC161同步四位二进制加法计算器来完成此任务。该器件具有四个数据输出QD, QC, QB 和 QA,代表二进制数值中的最低位至最高位;同时提供异步置零端(R0\*)以及同步加载(SL)等功能。 #### 实现方式 当使用单片74HC161创建进制计数序列时,在每次达到二进制表示形式下的‘1001’(对应于进制数字9)之后应当立即将其重设回初始状态‘0000’。这可以通过监测特定条件并触发外部逻辑信号作用于R0*引脚上达成目的[^1]。 具体来说: - **检测机制**:每当计数值到达9 (即二进制1001),此时QA=1,QB=0,QC=0,QD=1,则可通过这些输出线组合起来形成所需的控制信号。 - **清除动作**:一旦上述情况发生,便激活低电平有效的CLR*(清零)输入使能,迫使内部寄存器全部归零从而重新开始新一轮计数过程。 ```c // 假定有函数用于读取各引脚的状态 if ((read_QA() && !read_QB() && !read_QC() && read_QD())) { // 当前值为'1001'(进制9), 应立即执行清零操作 set_CLR_low(); // 设置 CLR* 到低电平以启动清零 } else { reset_CLR_high(); // 否则保持高电平不改变当前计数状态 } ``` 值得注意的是,这里描述的方法依赖于外部附加电路来进行必要的判断与响应处理。对于更复杂的应用场景可能还需要考虑其他因素如噪声抑制、电源管理等[^3]。
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值