IBIS 模型简介


IBIS（Input/Output Buffer Information Specification）模型是一种基于V/I曲线的对I/O BUFFER快速准确建模的方法，是反映芯片驱动和接收电气特性的一种国际标准，它提供一种标准的文件格式来记录如驱动源输出阻抗、上升/下降时间及输入 负载等参数，非常适合做振荡和串扰等高频效应的计算与仿真。
       IBIS规范最初由一个被称为IBIS开放论坛的工业组织编写，这个组织是由一些EDA厂商、计算机制造商、半导体厂商和大学组成的。IBIS的版本发布 情况为：1993年4月第一次推出Version1.0版，同年6月经修改后发布了Version1.1版，1994年6月在San Diego通过了Version2.0版，同年12月升级为Version2.1版，1995年12 月其Version2.1版成为ANSI/EIA-656标准，1997年6月发布了Version3.0版，同年9月被接纳为IEC 62012-1 标准，1998年升级为Version3.1版，1999年1月推出了当前最新的版本Version3.2版。
      IBIS本身只是一种文件格式，它说明在一标准的IBIS文件中如何记录一个芯片的驱动器和接收器的不同参数，但并不说明这些被记录的参数如何使用，这些参数需要由使用IBIS模型的仿真工具来读取。欲使用IBIS进行实际的仿真，需要先完成以下四件工作：
  1. 获取有关芯片驱动器和接收器的原始信息源；
  2. 获取一种将原始数据转换为IBIS格式的方法；
  3. 提供用于仿真的可被计算机识别的布局布线信息；
  4. 提供一种能够读取IBIS和布局布线格式并能够进行分析计算的软件工具。
      IBIS是一种简单直观的文件格式，很适合用于类似于Spice（但不是Spice，因为IBIS文件格式不能直接被Spice工具读取）的电路仿真工 具。它提供驱动器和接收器的行为描述，但不泄漏电路内部构造的知识产权细节。换句话说，销售商可以用IBIS模型来说明它们最新的门级设计工作，而不会给 其竞争对手透露过多的产品信息。并且，因为IBIS是一个简单的模型，当做简单的带负载仿真时，比相应的全Spice三极管级模型仿真要节省 10～15倍的计算量。
      IBIS提供两条完整的V－I曲线分别代表驱动器为高电平和低电平状态，以及在确定的转换速度下状态转换的曲线。V－I曲线的作用在于为IBIS提供保护二极管、TTL图腾柱驱动源和射极跟随输出等非线性效应的建模能力。
由上可知，IBIS模型的优点可以概括为：
  1. 在I/O非线性方面能够提供准确的模型，同时考虑了封装的寄生参数与ESD结构；
  2. 提供比结构化的方法更快的仿真速度；
  3. 可用于系统板级或多板信号完整性分析仿真。可用IBIS模型分析的信号完整性问题包括：串扰、反射、振荡、上冲、下冲、不匹配阻抗、传输 线分析、拓扑结构分析。IBIS尤其能够对高速振荡和串扰进行准确精细的仿真，它可用于检测最坏情况的上升时间条件下的信号行为及一些用物理测试无法解决 的情况；
  4. 模型可以免费从半导体厂商处获取，用户无需对模型付额外开销；
  5. 兼容工业界广泛的仿真平台。
当然，IBIS不是完美的，它也存在以下缺点：
  1. 许多芯片厂商缺乏对IBIS模型的支持。而缺乏IBIS模型，IBIS工具就无法工作。虽然IBIS文件可以手工创建或通过Spice模型自动转换，但是如果无法从厂家得到最小上升时间参数，任何转换工具都无能为力。
  2. IBIS不能理想地处理上升时间受控的驱动器类型的电路，特别是那些包含复杂反馈的电路；
  3. IBIS缺乏对地弹噪声的建模能力。IBIS模型2.1版包含了描述不同管脚组合的互感，从这里可以提取一些非常有用的地弹信息。它不工作的原因在于建模方式，当输出由高电平向低电平跳变时，大的地弹电压可以改变输出驱动器的行为。
      IBIS模型采用I/V和V/T表的形式来描述数字集成电路I/O单元和引脚的特性。由于IBIS模型无需描述I/O 单元的内部设计和晶体管制造参数，因而得到了半导体厂商的欢迎和支持。现在各主要的数字集成电路制造商都能够在提供芯片的同时提供相应的IBIS模型。
     IBIS模型的分析精度主要取决于I/V和V/T表的数据点数和数据的精确度。由于基于IBIS模型的PCB板级仿真采用查表计算，因而计算量较小，通常只有相应的SPICE模型的1/10到1/100。
      采用SPICE，产品推向市场的时间取决于获得模型，得到仿真结果的时间；在IBIS中，主要是从SPICE仿真界果中建立模型。换句话说， IBIS模型能够很容易的验证产品测试结果（并且，如果有必要产生新的模型）。如果同样进行测量和模型验证的话，IBIS模型能够同SPICE具有同样的 精度。IBIS模型提供的信息需要I/O传输特性、而不是内部电路的信息。
      IBIS是为了满足信号完整性（SI）仿真的需要，其结果是IBIS模型具有信号完整性（signal integrity）分析所需要的信息，如在不同的负载下信号上升/下降时间。由于提取的水平如此之高，所以模型不能够很容易的调整大小，但是对于信号完 整性（SI）的应用不成问题。



IBIS模型介绍


1、IBIS模型
    随着数字系统性能的不断提升，信号输出的转换速度也越来越快，在信号完整性分析中，不能简单的认为这些高速转换的信号是纯粹的数字信号，还必须考虑到它们 的模拟行为。为了在PCB进行生产前进行精确的信号完整性仿真并解决设计中存在的问题，要求建立能描述器件I/O特性的模型。这样，Intel最初提出了 IBIS的概念，IBIS就是I/O BufferInformation Specification的缩写。
    为了制定统一的IBIS格式，EDA公司、IC供应商和最终用户成立了一个IBIS格式制定委员会，IBIS公开论坛也随之诞生。在1993年，格式制定 委员会推出了IBIS的第一个标准Version 1.0，以后不断对其进行修订，现在的版本是1999年公布的Version 3.2，  这一标准已经得到了EIA的认可，被定义为ANSI/EIA-656-A标准。每一个新的版本都会加入一些新的内容，但这些新内容都只是一个IBIS模型 文件中的可选项目而不是必须项目，这就保证了IBIS模型的向后兼容性能。
    现在，已经有几十个EDA公司成为IBIS公开论坛的成员，支持IBIS的EDA公司提供不同器件的IBIS模型以及软件仿真工具。有越来越多的半导体厂商开始提供自己产品的IBIS模型。
2、IBIS与SPICE的比较
    SPICE作为一种通用的电路模拟语言，最早由加州大学伯克利分校发明。SPICE模型是对电路中实际的物理结构进行描述。由于其精确性和多功能性，已经 成为电子电路模拟的标准语言。SPICE模型目前有两个主要的版本：HSPICE和PSPICE，HSPICE主要应用于集成电路设计，而PSPICE主 要应用于PCB板和系统级的设计。
    采用SPICE模型在PCB板级进行SI分析时，需要集成电路设计者和制造商提供能详细准确的描述集成电路I/O单元子电路的SPICE模型和半导体特性 的制造参数。由于这些资料通常都属于设计者和制造商的知识产权和机密，所以只有较少的半导体制造商会在提供芯片产品的同时提供相应的SPICE模型。 SPICE模型的分析精度主要取决于模型参数的来源(即数据的精确性)，以及模型方程式的适用范围。而模型方程式与各种不同的数字仿真器相结合时也可能会 影响分析的精度。有的半导体生产者在向外界提供SPICE模型时，常常会对一些涉及到知识产权的部分进行‘清理’，这样也会导致仿真结果的不准确。
    IBIS模型不对电路的具体结构进行描述，而只是采用I/V和V/t表的形式来描述数字集成电路I/O单元和引脚的特性。半导体厂商很容易在不透露自己的知识产权的同时为客户提供这种模型。
    IBIS模型的分析精度主要取决于I/V和V/T表的数据点数和数据的精确度。由于基于IBIS模型的PCB板级仿真采用查表计算，因而计算量较小，通常 只有相应的SPICE模型的1/10到1/100。用它进行仿真的速度要比用SPICE模型快很多。随着电路板的设计越来越复杂，使用SPI