Verilog HDL学习笔记（一）常见错误

最新推荐文章于 2022-05-31 23:18:01 发布
最新推荐文章于 2022-05-31 23:18:01 发布
阅读量1.1w 收藏 32
点赞数 1
原文链接：http://www.cnblogs.com/sandersjaylaw/p/3378736.html
版权
这篇博客记录了作者在初学Verilog HDL时遇到并解决的12个常见错误，包括多个常量驱动、未声明的端口、混合阻塞与非阻塞赋值等问题，并给出了错误解析和官方解释链接。
摘要由CSDN通过智能技术生成

我初学verilog语言，很多细节都没注意，按着自己的思想就写了，编译的时候才发现各种问题。这些都是我在学习中遇到的问题，还是很常见的。

 

1.Error (10028): Can't resolve multiple constant drivers for net ……

解析：不能在两个以上always内对同一变量赋值，这个细节一般看书看

最低0.47元/天 解锁文章
weixin_34320724
关注
  • 1
    点赞
  • 踩
  • 32
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
verilog学习笔记（持续更新）
weixin_42123710的博客
04-16 1628
文章目录第二章 Verilog 基础知识2.1 Verilog HDL语言要素2.1.1 空白符2.1.2 注释符2.1.3 标识符2.1.4 关键字2.1.5 数值2.2 数据类型连线型寄存器型2.3 [运算符](https://www.cnblogs.com/anne-vista/archive/2013/04/04/2999544.html)和表达式2.3.1 算术操作符2.3.2 关系操作符2.3.3 相等关系操作符2.3.4 逻辑运算符2.3.5 按位操作符2.3.6 规约操作符2.3.7 移位操
Verilog编程中自己出过的错误
qq_34852725的博客
04-01 3万+
1.Error (10137): Verilog HDL Procedural Assignment error at freq_test.v(36): object "dataoutf" on left-hand side of assignment must have a variable data type 原因：数据类型定义错误 或者 赋值类型错误解决方法： 在always 过程块中被赋值...
Quartus 2 使用错误集锦
Micheal
12-18 3423
1.Error: Top-level design entity "test" is undefined 原因：顶层模块的module名 没有和 工程名同名 解决方法：把顶层模块的 module名 改成 和工程名 同名 2.Error (10278): Verilog HDL Port Declaration error at test.v(4): input port "clk
Verilog HDL语法-数据类型
qq_27776921的博客
07-27 3469
Verilog HDL语法-数据类型、运算符数据类型物理数据类型连线型寄存器型抽象数据类型整型时间型实型参数型运算符 数据类型 在Verilog HDL中共有19种数据类型。这19种数据类型可以划分为两大类：物理数据类型（主要包括连线型及寄存器型）和抽象数据类型（主要包括整形、时间型、实型及参数型）。 物理数据类型 连线型 寄存器型 抽象数据类型 整型 时间型 实型 参数型 运算符 ...
Quartus ii 13.1错误合集，持续更新
qq_28238141的博客
07-31 1万+
Error (10228): Verilog HDL error at test1.v(1): module "test1" cannot be declared more than once 此错误是我在仿真的时候遇到的，就是由于在测试代码那里加上了 所以出现了重复定义模块的错误，在有的仿真调试环境中并不需要此语句，而需要从调试环境的菜单中键入有关模块文件的路径和名称。 Error: Ca...
常见verilog错误
☯
12-10 2111
常见verilog错误多驱动阻塞与非阻塞混用阻塞非阻塞语义理解关键字 or 和逻辑或 || 混用混用其他语言格式异步复位信号的描述for循环的理解 多驱动 /********************************1************************************/ // always @(*) begin // temp_c <= temp_a * temp_b; // end // always @(*) begin // temp_c <=
Verilog HDL 自学笔记
格罗斯文诺8829的博客
03-11 436
数据类型 寄存器类型（register） 寄存器表示一个抽象的数据存储单元，通过赋值语句可以改变寄存器存储的值 寄存器数据类型的关键字是reg，reg类型数据的默认初始值为不定值x 例 reg [31:0] delay_cnt; reg key_cnt; reg类型的数据只能在always语句和initial语句中被赋值。 如果该过程语句描述的是时序逻辑，即always语句带有时钟...
Verilog-HDL学习笔记
04-26
Verilog_HDL学习笔记
Verilog HDL 学习笔记---数据流建模
07-18
数据流建模意味着根据数据在寄存器之间的流动和处理过程对电路进行描述，而不是直接对电路的逻辑门进行实例引用。通常RTL（Register Transfer Level，寄存器传输级）是指数据流建模和行为级建模的结合。
Verilog HDL学习笔记---行为级建模
07-18
Verilog支持设计者从算法的角度，即从电路外部行为的角度对其进行描述，在这个层次上设计数字电路更类似于使用C语言编程。
Verilog_HDL学习笔记
03-06
Verilog_HDL是一种硬件描述语言，它被广泛用于数字电路设计和验证。1983年，Verilog HDL首次提出，然后在1995年被IEEE正式标准化，成为IEEE 1364标准。这使得Verilog成为了集成电路设计领域的重要工具。 Verilog ...
Verilog HDL 综合实用教程-综合文档
05-14
Verilog HDL 综合实用教程本书的鲜明特色在于帮助读者全面、正确地理解Verilog硬件描述语言的综合。本书以电路综合为目标,针对各种语言结构逐一讨论了其可综合性、仿真与综合时的语义差别以及相...
Verilog HDL中使用系统任务 $readmemh遇到问题及解决方法
HXYDJ的博客
08-08 1万+
在Verilog HDL程序中有两个系统任务$readmemb和$readmemh，用来从文件中读取数据到存贮器中。这两个系统任务可以在仿真的任何时刻被执行使用，其使用格式共有以下六种： 1) $readmemb("<数据文件名>",<存贮器名>); 2) $readmemb("<数据文件名>",<存贮器名>,<起始地址>); 3) $readmemb("<数据文件名>",<存贮器名>,<起始地址&...
verilog学习笔记（一）常见错误的解决
qq_37512669的博客
10-24 1万+
（1）Error (10161): Verilog HDL error at ****.v(261): object "****" is not declared 没有定义的数据类型，进行定义就行，比如  reg link_nf;
【Verilog】Verilog中出现的Syntax error near “；“ 错误
热门推荐
qq_25384217的博客
11-08 3万+
学过编程语言的会有在语句后加上;作为结束标识，但在Verilog中对module内变量进行声明时是用,将各变量隔开，若使用";"则会出现Syntax error near “;” 的错误导致程序无法编译成功。 修改方法：将变量间的;修改成,即可。 ...
HDLBits刷题网站错误总结（持续更新）
输出每日所学，供大家学习使用
08-20 2446
1、assign 语句是不能用非阻塞语句赋值的 ，只有reg才可以用非阻塞语句赋值，但是assign既可以给wire型变量赋值也可以给reg型变量赋值 2、异或和同或的一个简单辨析方法，一般我们都是先学习异或，而且异或用的比较多，所以异或是^，同或是异或的非，所以同或是~ ^。 ...
【遇到的代码报错与解决办法】
qq_40549426的博客
05-31 2101
错误1 Error (10137): Verilog HDL Procedural Assignment error at freq_test.v(36): object “dataoutf” on left-hand side of assignment must have a variable data type 原因：数据类型定义错误 或者 赋值类型错误 解决方法： 在always 过程块中被赋值的变量必须是 reg （寄存器型），用 assign 连续赋值的对象 必须定义成 wire（线型）； 注：
jiaoyanguizeduibi
最新发布
07-10
jiaoyanguizeduibi

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值