自从今年下半年AMD发布了支持DDR2
内存的AM2处理器后,DDR2的时代就真正到来了。而一直被称为高频低能的DDR2内存又如何抢占了DDR的市场,成为目前销量最大,卖场中最受欢迎的内存呢?让我们来一同分析一下。
DDR2(Double Data Rate 2)SDRAM是由JEDEC(电子设备工程联合委员会)进行开发的新生代内存技术标准,它与上一代DDR内存技术标准最大的不同就是,虽然同是采用了在时钟的上升/下降延同时进行数据传输的基本方式,但DDR2内存却拥有两倍于上一代DDR内存预读取能力(即:4bit数据读预取)。换句话说,DDR2内存每个时钟能够以4倍外部总线的速度读/写数据,并且能够以内部控制总线4倍的速度运行。
此外,由于DDR2标准规定所有DDR2内存均采用FBGA封装形式,而不同于目前广泛应用的TSOP/TSOP-II封装形式,FBGA封装能提供更为良好的电气性能与散热性能,为DDR2内存的稳定工作与未来频率的发展提供了坚实的基础。回想起DDR的发展历程,从第一代应用到个人
电脑的DDR200经过DDR266、DDR333到今天的双通道DDR400技术,第一代DDR的发展也走到了技术的极限,已经很难通过常规办法提高内存的工作速度;随着Intel最新处理器技术的发展,前端总线对内存带宽的要求是越来越高,拥有更高更稳定运行频率的DDR2内存将是大势所趋。
一、延迟问题
从上表可以看出,在同等核心频率下,DDR2的实际工作频率是DDR的两倍。这得益于DDR2内存拥有两倍于标准DDR内存的4BIT预读取能力。4bit Prefetch可以认为是端口数据传输率和内存Cell之间数据读/写之间的倍率,也就是把几个cell送来的数据进行排序。Prefetch的实现机制中,数据先输入到I/O缓冲寄存器,再从I/O寄存器输出。换句话说,虽然DDR2和DDR一样,都采用了在时钟的上升延和下降延同时进行数据传输的基本方式,但DDR2拥有两倍于DDR的预读取系统命令数据的能力。也就是说,在同样100MHz的工作频率下,DDR的实际频率为200MHz,而DDR2则可以达到400MHz。
这样也就出现了另一个问题:在同等工作频率的DDR和DDR2内存中,后者的内存延时要慢于前者。举例来说,DDR 200和DDR2-400具有相同的延迟,而后者具有高一倍的带宽。实际上,DDR2-400和DDR 400具有相同的带宽,它们都是3.2GB/s,但是DDR400的核心工作频率是200MHz,而DDR2-400的核心工作频率是100MHz,也就是说DDR2-400的延迟要高于DDR400。
二、封装和发热量
DDR2内存技术最大的突破点其实不在于用户们所认为的两倍于DDR的传输能力,而是在采用更低发热量、更低功耗的情况下,DDR2可以获得更快的频率提升,突破标准DDR的400MHz限制。
DDR内存通常采用TSOP芯片封装形式,这种封装形式可以很好的工作在200MHz上,当频率更高时,它过长的管脚就会产生很高的阻抗和寄生电阻,这会影响它的稳定性和频率提升的难度。这也就是DDR的核心频率很难突破275MHz的原因。而DDR2内存均采用FBGA封装形式。不同于目前广泛应用的TSOP封装形式,FBGA封装提供了更好的电气性能与散热性,为DDR2内存的稳定工作与未来频率的发展提供了良好的保障。
DDR2内存采用1.8V电压,相对于DDR标准的2.5V,降低了约50%,从而明显降低了功耗和发热量,这一点变化是意义重大的。想想看,谁不愿意让自己计算机内的硬件又凉快又省电呢?
除了以上所说的区别外,DDR2还引入了三项新的技术,它们是OCD、ODT和Post CAS。
OCD(Off-Chip Driver):也就是所谓的离线驱动调整。它是一些调整电压而平衡的I/O驱动电阻。DDR II通过调整上拉(Pull-up)/下拉(Pull-down)的电阻值使两者电压相等。也就是Pull-up=Pull-down。实现最少DQ-DQS畸变,改进了信号的完整性,并且通过控制overshoot、undershoot和I/O驱动电压校验,改进信号的质量。使用OCD通过减少DQ-DQS的倾斜来提高信号的完整性;通过控制电压来提高信号品质。
ODT:ODT是内建核心的终结电阻器。我们知道使用DDR SDRAM的
主板上面为了防止数据线终端反射信号需要大量的终结电阻。它大大增加了主板的制造成本。实际上,不同的内存模组对终结电路的要求是不一样的,终结电阻的大小决定了数据线的信号比和反射率,终结电阻小则数据线信号反射低但是信噪比也较低;终结电阻高,则数据线的信噪比高,但是信号反射也会增加。因此主板上的终结电阻并不能非常好的匹配内存模组,还会在一定程度上影响信号品质。DDR2可以根据自已的特点内建合适的终结电阻,这样可以保证最佳的信号波形。使用DDR2不但可以降低主板成本,还得到了最佳的信号品质,这是DDR不能比拟的。
Post CAS:它是为了提高DDR2内存的利用效率而设定的。在Post CAS操作中,CAS信号(读写/命令)能够被插到RAS信号后面的一个时钟周期,CAS命令可以在附加延迟(Additive Latency)后面保持有效。原来的tRCD(RAS到CAS和延迟)被AL(Additive Latency)所取代,AL可以在0,1,2,3,4中进行设置。由于CAS信号放在了RAS信号后面一个时钟周期,因此ACT和CAS信号永远也不会产生碰撞冲突。
在上图正常的操作中,此时的各项内存参数为:tRRD=2,tRCD=4,CL=4,AL=0,BL=4(BL就是突发数据长度,Burst Length)。我们看到tRRD(RAS到RAS的延迟)为两个时钟周期,tRCD(RAS到CAS的延迟)是四个时钟周期,因此在第四个时钟周期上面ACT(段激活)和CAS信号产生了碰撞,ACT向后移动一个时钟周期,因此大家可以看到后面的数据传输中间出现了一个时钟周期的BUBBLE。
在Post CAS操作中,CAS信号(读写/命令)能够被插到RAS信号后面的一个时钟周期,CAS命令可以在附加延迟(Additive Latency)后面保持有效。原来的tRCD(RAS到CAS和延迟)被AL(Additive Latency)所取代,AL可以在0,1,2,3,4中进行设置。从上图的时序可以看出,Post CAS和Additive Latency的好处。由于CAS信号放在了RAS信号后面一个时钟周期,因此ACT和CAS信号永远也不会产生碰撞冲突。
使用Post CAS加Additive Latency会带来三个好处:可以很容易的取消掉命令总线上的Collision(碰撞)现象;提高了命令和数据总线的效率;没有了Bubble,可以提高实际的内存带宽。
转载于:https://blog.51cto.com/cl17467629/40245