vga 绿同步的时序_Verilog实现VGA通信的驱动

本文详细介绍了VGA视频图形阵列的传输协议,包括行同步和场同步时序,以及常见的刷新率时序表。通过Verilog设计了一个LCD驱动电路,实现了ADV7123视频转换芯片的控制,关注了数据同步和有效显示使能信号的生成。同时,讨论了模拟VGA图像数据的输入,以及如何适应不同分辨率的VGA驱动。
摘要由CSDN通过智能技术生成

VGA全称是Video Graphics Array,即视频图形阵列,是一个使用模拟信号进行视频传输的标准。分辨率高,显示速度快

一、传输协议

VGA接口15个引脚,除去地线,我们一般会用到5个引脚:1(RED)、2(GREEN)、3(BLUE)、13(HSYNC)、14(VSYNC)。如图1:

ad73461efaa1ff110ae36c06c78da078.png

图1  VGA接口引脚定义

1、2、3指的是传输的红、绿、蓝三色的模拟信号,范围为0-0.714V,0代表无色,0.714V代表满色,需要注意的这是模拟信号,因此前面还需要进行一个数模转换。HSYNC(行同步信号)和VSYNC(场同步信号)分别是指传输一行和传输一帧的时序,下面看一下他们的时序图:

64d256b84c5da7677aa24f2f27017e52.png

图2  行同步时序

a:行同步时期,扫描地址的复位 
b:行消隐后肩,扫描地址转移后的稳定等待准备期 
c:行显示时期,数据有效区域 
d:行消隐前肩,扫描地址转移的准备 

  • 0
    点赞
  • 2
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值