本文介绍了如何在ZYNQ-7000开发板上，通过Vivado和SDK搭建硬件平台，利用AXI BRAM Controller和Block Memory Generator实现PS和PL之间的数据交互。在Linux环境下，通过PS的Master GP0和GP1接口向BRAM写入和读取数据，并通过串口终端显示结果。整个过程包括硬件IP配置、地址映射和SDK中C程序的编写与调试。
本篇文章目的是使用Block Memory进行PS和PL的数据交互或者数据共享，通过zynq PS端的Master GP0端口向BRAM写数据，然后再通过PS端的Mater GP1把数据读出来，将结果打印输出到串口终端显示。
涉及到AXI BRAM Controller 和 Block Memery Generator等IP的使用。
本系列文章尽可能的让每一个实验都相对独立，过程尽可能保证完整性，保证实验的可重现性。 但是用到的模块或者IP的具体作用和用法不保证都重复详细的介绍。
本文所使用的开发板是Miz702(兼容zedboard)
PC 开发环境版本：Vivado 2015.2 Xilinx SDK 2015.2
要实现的结构简图如图所示：
一、PL端硬件架构的搭建
1.1 新建工程
1.2 一路next,选择Zedboard
1.3 新建一个Block Design
1.4 点击Add IP ,双击ZYNQ Processing System
1.5 点击Run Block Automation,在弹出的对话框选择OK
1.6 双击ZYNQ 模块，在Peripheral 下，保留UART0，其余全部去掉
1.7 在PL-PS Configuration下，选中 GP0和GP1然后 点击ok
1.8 配置完成后如图所示(本次试验没有用到DDR和IO)：
最低0.47元/天 解锁文章
1377
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
