xilinx开发板linux ddr,xilinx spartan6 的ddr2接口请教

generate

if (CLK_GENERATOR == "PLL") begin : gen_pll_adv

PLL_ADV #

(

.BANDWIDTH          ("OPTIMIZED"),

.CLKIN1_PERIOD      (CLK_PERIOD_NS),

.CLKIN2_PERIOD      (10.000),

.CLKOUT0_DIVIDE     (CLK_PERIOD_INT),

.CLKOUT1_DIVIDE     (CLK_PERIOD_INT),

.CLKOUT2_DIVIDE     (CLK_PERIOD_INT*2),

.CLKOUT3_DIVIDE     (1),

.CLKOUT4_DIVIDE     (1),

.CLKOUT5_DIVIDE     (1),

.CLKOUT0_PHASE      (0.000),

.CLKOUT1_PHASE      (90.000),

.CLKOUT2_PHASE      (0.000),

.CLKOUT3_PHASE      (0.000),

.CLKOUT4_PHASE      (0.000),

.CLKOUT5_PHASE      (0.000),

.CLKOUT0_DUTY_CYCLE (0.500),

.CLKOUT1_DUTY_CYCLE (0.500),

.CLKOUT2_DUTY_CYCLE (0.500),

.CLKOUT3_DUTY_CYCLE (0.500),

.CLKOUT4_DUTY_CYCLE (0.500),

.CLKOUT5_DUTY_CYCLE (0.500),

.COMPENSATION       ("SYSTEM_SYNCHRONOUS"),

.DIVCLK_DIVIDE      (1),

.CLKFBOUT_MULT      (CLK_PERIOD_INT),

.CLKFBOUT_PHASE     (0.0),

.REF_JITTER         (0.005000)

)

u_pll_adv

(

.CLKFBIN     (clkfbout_clkfbin),

.CLKINSEL    (1'b1),

.CLKIN1      (sys_clk_ibufg),

.CLKIN2      (1'b0),

.DADDR       (5'b0),

.DCLK        (1'b0),

.DEN         (1'b0),

.DI          (16'b0),

.DWE         (1'b0),

.REL         (1'b0),

.RST         (sys_rst),

.CLKFBDCM    (),

.CLKFBOUT    (clkfbout_clkfbin),

.CLKOUTDCM0  (),

.CLKOUTDCM1  (),

.CLKOUTDCM2  (),

.CLKOUTDCM3  (),

.CLKOUTDCM4  (),

.CLKOUTDCM5  (),

.CLKOUT0     (clk0_bufg_in),

.CLKOUT1     (clk90_bufg_in),

.CLKOUT2     (clkdiv0_bufg_in),

.CLKOUT3     (),

.CLKOUT4     (),

.CLKOUT5     (),

.DO          (),

.DRDY        (),

.LOCKED      (locked)

);