hy_520520的博客

输入数据的bit0和cin进入全加器0，等待计算出结果后cout输入到全加器1的cin位，等待计算出结果后输入到全加器2的cin位，最后计算出的结果输入到全加器3的cin。上图是一个全加器的逻辑组成，可以看到全加器的最长路径是经过((a^b)&cin) | (a&b)经过一个异或门，在经过一个与门在经过一个异或门三级门延迟到达cout。如果我们实现一个4位数的加法器，而全加器是单bit的加法器，我们可以将全加器级联起来就得到了一个波纹进位加法器。设计一个四位波纹进位加法器所经过的延迟。

参考：IEEE754。IEEE754中规定了浮点数的基本运算。这些运算包括：加法，减法，乘法，除法，平方根，取余，向浮点格式整数舍入，不同浮点格式直接的转换，整形与浮点数之间的转换，二进制与十进制之间的转换，以及比较等运算。除了二进制与十进制之间的转换之外，其他运算要求先产生一个具有无限精度的中间值结果，再将该结果强制转换成目标格式。

在学习浮点数的表示之前，先看一下二进制和十进制之间的转换。再来学习IEEE754标准的浮点数。

环境：linux工具：vcs，verdi最近学习如何在linux环境下使用vcs编译仿真，使用verdi查看波形。是 Synopsys 开发的一款高性能的 Verilog 和 SystemVerilog 编译仿真工具。它广泛用于数字电路设计和验证，特别是在 ASIC 和 FPGA 设计中。是 Synopsys 提供的一款高级调试和可视化工具，主要用于硬件设计的调试和分析。它通常与 VCS 一起使用，以便在仿真过程中提供更好的可视化和调试体验。

本文阅读自eetop.cn_mipi_D-PHY_specification_v1-2.pdf表 31 定义了物理层协议接口（PPI）中使用的信号。对于具有多个数据通道的物理层（PHY），每个通道使用一组PPI信号。每个信号被分配到六个类别之一：高速发送信号、高速接收信号、逃逸模式发送信号、逃逸模式接收信号、控制信号和错误信号。支持双向逃逸模式的双向高速数据通道几乎包括表中列出的所有信号。单向通道或时钟通道仅包括一部分信号。每个信号的方向列为 “I” 或 “O”。

MIPI 联盟成立至今制定了多种用于不同终端设备的接口标准，其中包括用于摄像头的 CSI-2。用于显示器的 DSI。用于射频的 DigRF。用于麦克风的SLIMbus等接口协议。MIPI CSI-2 协议简介两个模块之间使用差分信号传输，一对差分时钟信号，最多四对数据传输差分线。CCI兼容I2C，用于协议内物理层的参数配置。不同的厂商不同。CSI-2数据包传输准则，传输短包用于发送控制信息，长包用于发送负载数据。

脉冲压缩的原理脉冲压缩实际上就是对接收信号进行匹配滤波处理。根据发射的波形不同，脉冲压缩时选择不同的匹配滤波器系数。数字脉冲压缩的实现方式有两种: 一是时域卷积法; 二是频域乘积法。依据傅里叶变换理论，时域卷积等效于频域乘法，因此两种方法实际上是等效的。时域处理方法直观、简单，但是运算量大，工程上一般采用频域法。

工具：vivado2018.3，modelsim10.6d场景：在进行数据进行频谱分析的时候，使用FPGA来完成FFT的计算可以加快数据的计算速度。下面使用仿真完成DDS产生的数据的FFT以及IFFT。原始数据使用DDSIP产生，通过IP产生的波形数据直接输入到FFT进行傅里叶正变换。然后再使用FFT对数据进行IFFT傅里叶逆变换还原波形数据。过程中完成了fftshift（将零频分量搬移到频谱中心），以及使用cordic计算平方根的过程。

芯片：AD9164场景：在调试高速DAC的过程中，在接口调试的初期往往会遇到接链不成功，同步信号忽高忽低的过程。这种情况往往是DAC芯片的寄存器配置不正确。今天就来仔细学习一下AD9164的配置。

LogiCORE™ IP JESD204 内核实现了一个 JESD204B 接口，在使用 GTX、GTH、GTP 或 GTY（仅限 UltraScale 和 UltraScale +）收发器的 1 至 8 条通道上支持 1 至 12.5 Gb/s（1）的线路速率。有关每个器件和系列所支持的最大线路速率，请参阅器件数据表。JESD204 内核可以配置为发送或接收，并且可以使用多个内核来实现需要超过 8 条通道的链路。发射机（对应DAC）

应用场景：在一些高速ADC和DAC的芯片中，需要时钟芯片对其提供专用的高速时钟，并且往往伴随这jesd204b的时钟产生。所以使用时钟芯片来产生同源时钟。

平台：Gvim8.2在编辑verilog代码的过程中，为了代码的规范性，往往需要手动对齐。为了提升效率，这里使用GVIM编辑器自动完成上述功能。下载地址功能展示。

平台：vivado2018.3应用场景，在设计的过程中，我们一些特定的模块需要交付给别人，但是又不想让他们看到其中的源码。就可以将源码封装成网表和IP文件。

平台：vivado2018.3应用场景，在设计的过程中，一些特定的引脚，我们想在原有的基础上不改变其布局布线方式。

应用场景，在设计的过程中，在xilinx内部的IP采用AXI接口协议。而我们外部的FIFO，BRAM等接口有时候使用的Native接口。在avs_read_s0为1和avs_waitrequest_s0为0时读使能握手成功。从上面可以看出来，官方给出的指示在时钟为200MHz时，在理论带宽为6.4Gb/s时，不同的BL位宽的吞吐量。IP可以将Avalon接口读写在内部仲裁转换为AXI接口读写。可以看到在avs_write_s0为1和avs_waitrequest_s0为0的情况下写入有效。

其中cordic的角度范围表示为（-pi，pi）。在逻辑中有几种产生正余弦波形的方式，基于DDS的波形发生器，基于cordic的波形发生器。余弦波时，积分量在0，pi和2pi时最小，对应着在0时频偏最小，在pi/2时频率与载波相同，在pi时。逻辑实现现在假定调制波为1mhz，载波为8mhz，最大频偏为2mhz，采样率为512mhz。载波也是一个余弦波，调制波的频率随着调制波形的积。其中p为频率控制字，pi为载波的频率控制字，po为频偏控制字。Fm频率调制，载波的幅度随着调制波形的幅度变化而变化。

上式说明，由正弦波调制的调幅信号由三种频率成分组成：载波、载波和调制频率的差频(下边带)、载波和调制频率的和频(上边带)。调幅波所占的频谱宽度等于调制信号最高频率的两倍。>1，已调波的包络会出现严重的失真，而不能恢复原来的调制信号波形，也就是产生过量调幅。调幅就是使载波的振幅随调制信号的变化规律而变化。为调制指数，它的范围在(0，1)之间，如果。当调制波为正弦波时的时域波形。当调制波为三角波时的时域波形。当调制波为锯齿波时的时域波形。当调制波为正弦波时的频域波形。当调制波为方波时的时域波形。

如第3章中软件无线电接收机数学模型所述，在软件无线电接收机中，首先对射频模拟信号或者是宽带中频模拟信号通过模数转换器进行数字化，然后，采用数字下变频(DigtalDownConverter，DDC)技术和多速率数字信号处理技术，对信号进行频率变换、滤波、抽取等处理，将感兴趣信号分离和提取出来，并将采样速率降低到较低速率，送到基带信号处理单元对感兴趣信号进行后续处理。三种数字上变频技术的原理、适用场合在第3章中已进行了详细的论述，所以，这里仅对数字正交混频上变频的实现进行简单介绍。变成两路I和Q信号。

软件无线电发射机的主要功能是把需发射或传输的用户信息(话音、数据或图像)经基带处理(完成诸如FM、AM、FSK、PSK、MSK、QAM 等调制)和上变频，调制到规定的载频(中心频率)上，再通过功率放大后送至天线，把电信号转换为空间传播的无线电信号，发向空中或经传输介质(如电缆、光缆)送到接收方的接收机前端，由其进行接收解调。设置采样率为5ghz，基带信号为50mhz，nco本振为100mhz，第一步先求出基带信号的IQ信号，在求出正交本振cos和sin。分别表示该信号的幅度调制信息和相位调制信息，

场景：在使用软件的过程中，我们误操作将matlab的编辑器单独出来了。这时候对软件进行各种操作都还原不回去。这时候只需要使用快捷键在编辑器窗口按Ctrl+shift+D，这时编辑器和主窗口就合并在一个界面里了。matlab中编辑器和命令行窗口分开了如下图所示。工具：matlab2021b。