IC设计
落雨无风
心血来潮记录自己工作中遇到的错误
展开
-
sim script
Makefile文件,如果需要使用,需要改动到自己项目中。原创 2024-03-28 16:08:25 · 147 阅读 · 0 评论 -
DC综合脚本
默认脚本 .synopsys_dc.setup设置环境变量。原创 2024-03-28 15:33:35 · 413 阅读 · 0 评论 -
vivado检查cdc
在Vivado中,可以使用Clock Interaction Report来检查时钟域交叉(CDC)问题。xdc约束文件主要是clk的约束,clk的周期、异步关系等等。vivado建立工程不在本文讨论范围之内。导入rtl文件后,建立xdc约束文件。原创 2024-01-03 14:42:29 · 557 阅读 · 0 评论 -
quartus综合简单流程(自用)
quartus是Altera的FPGA软件,用于综合verilog代码,生成sof文件,也可转换为jic文件,使用jtag下载进altera的FPGA开发板中。原创 2023-12-06 20:37:37 · 1599 阅读 · 0 评论 -
spiflash小结
spiflash小结原创 2023-02-15 15:09:37 · 197 阅读 · 0 评论 -
gvim批量替换
GVIM的基础操作在站内可以随便搜索到,本帖会不断更新gvim的一些进阶操作。在行选中以后,在命令行中输入。如题,GVIM批量替换。原创 2023-01-05 20:27:14 · 2569 阅读 · 0 评论 -
数字IC设计中的均衡器
均衡器原创 2022-11-24 15:31:22 · 350 阅读 · 0 评论 -
AXI4协议
AXI4协议梳理原创 2022-11-24 14:15:20 · 3641 阅读 · 0 评论 -
卖报机代码,以及仿真
现有卖报机,投币口收1分,2分,5分,一份报纸5分。原创 2022-11-16 15:57:17 · 130 阅读 · 0 评论 -
后端网表仿真可能遇到的问题及解决方法
后端网表仿真常见问题原创 2022-10-21 10:23:01 · 1150 阅读 · 0 评论 -
verilog生成fsdb,参数命名fsdb文件名
传参定义fsdb波形文件原创 2022-10-14 16:00:52 · 1048 阅读 · 0 评论 -
wifi相关名词解释(持续更新)
MPDU原创 2022-09-02 10:57:26 · 757 阅读 · 0 评论 -
verdi功能小记
VERDI nwave FSM信号显示原创 2022-04-11 14:35:30 · 954 阅读 · 2 评论 -
数字IC常用缩略语
总线周期(Bus Cycle):总线周期是总线时间的基本单位,就是总线时钟的频率。AHB用于:高性能、高时钟频率的系统结构。典型应用:RAM、NAND FLASH、DMA、BridgeAHB总线=AHB Master + AHB slave + Infrastructure(依载器+数据多路选择器+译码器+地址多路控制选择器)HSIZE[2:0] 0~7分别对应比特位序0 1 2 3 4 5 6 7传输位宽8bit 16 32 64 128 256 512 10242^32^4原创 2021-12-22 15:34:33 · 300 阅读 · 0 评论 -
SDIO学习笔记
自用原创 2021-12-22 15:23:44 · 1229 阅读 · 0 评论 -
verilog nlint代码检查小记
自用原创 2021-12-22 15:21:31 · 1622 阅读 · 0 评论 -
BMC理解
BMC平台管理(platform management) 平台管理是对系统硬件进行各种管理,监控和调节。比如通过监控系统的电压、温度、风扇等等,来将系统调节到能达到的最佳状态,以保证系统能够稳定运行。 也可以通过复位来进行硬复位。 同时,还存有各种log文件,用以debug问题。以上的这些功能集成到一个控制器上来实现,这个控制器就是基板管理控制器(BMC,Baseboard Manager Controller)。 BMC独立于系统上的其他硬件,如CPU、MEM等等模块。 BMC本身也是一个原创 2021-12-13 15:44:34 · 1844 阅读 · 0 评论 -
SDIO简要笔记
SDIOSDIO是通过SD的外围引脚I/O来连接外部设备。SDIO的传输模式有以下3种:①SPI mode 标准的SPI模式②1-bit mode cmd line、1 data line、clk line、irq line③4-bit mode cmd line、3 data line、 clkSDIO也可以读取MMC内存,SD的MMC mode就是读取MMC卡的一种模式。类似于SPI mode,但是具体速率有区别:MMC的spi mode 最大速率20Mbit/sSD的 spi mo原创 2021-12-08 17:06:15 · 3042 阅读 · 0 评论 -
verilog读入txt文件
system verilog读入txt文件sv利用系统函数读取txt文件本目录下需要存在data_in.txt,才能读入该文件。data_in.txt存储的数据利用 空格 或者 回车 隔开,这两种都可以识别。$fopen打开文件函数$feof 读取文件末尾(end of file)$fscanf扫描读取的数据到指定数组。如图所示,除了fclose,每个函数都有各自的句柄,这是为了方便后期使用该函数。......原创 2021-12-03 14:42:47 · 6665 阅读 · 0 评论 -
verdi显示数组设置
IC设计中verdi显示数组设置默认情况下,verdi是显示数组的。默写特殊情况下,verdi不会显示数组信号的值具体设置如下:![verdi数组设置](https://img-blog.csdnimg.cn/dab4574bd64447a4b47109dc5a42e3b3.png#pic_center)4行是生成fsdb波形;5行是生成包含几层波形文件;6行是显示之前不能显示的数组信号...原创 2021-12-03 11:03:10 · 1993 阅读 · 0 评论 -
ncsim仿真参数设置
makefile脚本运行ncsim仿真仿真器为irun如图所示,下图为自动makefile运行ncsim和verdi的脚本nc相关:上图中,notimingchecks和nospecify为rtl仿真设置参数,为ideal情况。override_timescale 需要和后续的timescale使用,在这里设置以后,tb里面就不用加了,就算加了以后,这边也会覆盖tb内部的timescale设置。verdi相关:define为代码内部的宏定义开关ssf 指定需要加载的fsdb波形文件ssw原创 2021-12-03 10:54:21 · 2832 阅读 · 0 评论 -
ncsim仿真卡住可能性列举(自用)
IC设计原创 2021-12-03 10:43:45 · 962 阅读 · 0 评论