verilog nlint代码检查小记

已于 2024-01-03 14:23:53 修改
阅读量1.5k 收藏 1
点赞数
分类专栏： IC设计 文章标签： 其他
于 2021-12-22 15:21:31 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_38368252/article/details/122086831
版权

1.if条件判断中不要使用±*/等操作，原因：后端综合工具会很慢
2.写verilog过程中，如果需要大的内存来存储，一般使用数组，如果大于2KB，就可以使用RAM
nLint 启动脚本

nlint:
	nLint -gui	\
	-verilog	\
	-beauty	\
	-detail	\
	-auto_compile on	\
	-out outfile.log	\
	-sv -f flist.f	\
	-bb module_name	\
	-lineMapping on	\
	-top dig_top &

其中需要着重介绍的是-bb，为不检查的module，比如ip或blackbox等，都可以这么设置

落雨无风
关注
  • 0
    点赞
  • 踩
  • 1
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
nLint软件用于rtl代码检查
07-23
nlint 工具，做verilog 代码检查使用，支持window10 。自己一直在使用。
nlint使用心得
joris30的博客
10-16 8994
最近在用nlint检查verilog语法，仔细看了一下nlint的batch model 的使用方法，在shell中试用了一下，竟然可以使用，于是编写了一个pl文件，把所有的模块都用同样的规则检查了一遍，自动产生了相应的报告！方便！ 先看看 nlint的命令，通过cmd 到shell 中，敲击 nlint -f tmp -out $1.nlint -verilog -2001 -sort s ...
FPGA入门必备学习网站和工具
whik1194的博客
07-08 1599
推荐几个非常不错的学习网站，包括基础语法学习、IP核下载、基本语法联系等OpenCores：非常丰富的IP核资源，主要有通讯协议编解码、数学运算、处理器、DSP、存储器、测试验证、音视频等asic-world：全套Verilog学习资料，包括入门指南、学习示例、问题解答、工具、书籍等。chipverify：非常齐全的Verilog/SystemVerilog教程，但是有广告。HDLBits：非常有名的Verilog练习网站，Verilog基本语法，组合逻辑，时序逻辑，仿真Testbench等。HDL在线综合
一些代码检查的方法
outlier001的博客
08-11 6150
ncsim检查主要是一些编译检查，保证代码能够正确编译。 nlint检测会检查代码的语法语义错误，可实现对代码的时钟、命名规则的检查，确保了程序的健壮性。 cdc主要是做跨时钟域路路径的分析。 可以通过spyglass工具来实现这些检查，也可以通过专门的工具实现。 例子： nlint nLint  -f  filelist  -out filename.nlint  -verilog ...
nLint 使用手册
03-28
nLint 使用手册。 nlint代码检查神器，可惜资料较少，这里跟大家共享一个； nlint fpga
[Notes] nlint使用笔记
qq_41034231的博客
11-26 1万+
nlint启动 在linux 脚本里面写 nLint -gui -verilog -2001 -beauty -detail -ex_clk -top $top_module -rs $rsfile -f ../scripts/lint_flist -out lint.log -gui是可视化界面 -verilog -2001是输入规则 -beauty是整理文本，让文本整齐 -detail 具体含义还不知道 -ex_clk 具体含义还不知道 -top 是选取顶层文件 $top_module.
verilog语法检查
Shu_0223的博客
11-05 4002
pandas是什么？ 二、使用步骤 1.引入库 代码如下（示例）： import numpy as np import pandas as pd import matplotlib.pyplot as plt import seaborn as sns import warnings warnings.filterwarnings('ignore') import ssl ssl._create_default_https_context = ssl._create_unverified_context.
工具使用——Spyglass lint学习
热门推荐
kammy0112的专栏
08-09 1万+
spyglass
spi从模式的verilog代码
03-29
标题中的"SPI从模式的Verilog代码"指的是在Verilog硬件描述语言中实现SPI协议从设备端的功能。Verilog是一种用于数字系统设计的门级描述语言，常用于FPGA（Field-Programmable Gate Array）和ASIC（Application-...
nLint资料集
04-04
包括nLint的规则，以及快速开始用户手册等相关资料，对硬件开发这很有用的
nlint软件/fpga
10-25
fpga开发代码格式检查软件nlint，自测可用，自己找了好久才找着，安装不了的请留言
nlint安装及使用教程20220421_150703.png
04-21
nlint安装及使用教程20220421_150703.png
串口verilog代码
09-01
串口Verilog代码是数字电路设计中用于实现通用异步收发传输器（UART）的硬件描述语言程序。UART是一种常见的通信接口，广泛应用于嵌入式系统和其他电子设备之间进行串行数据传输。Verilog是一种硬件描述语言，常用于...
Verilog寄存器堆的实现代码
12-19
8. **仿真和综合（Simulation and Synthesis）**: 完成寄存器堆的Verilog代码后，需要进行仿真验证其功能是否正确。然后，通过综合工具将Verilog代码转化为门级网表，用于实际的FPGA或ASIC实现。 在`3_regfile`这个...
nlint语法检查命令
zwl_liang的博客
08-28 477
nlint检测会检查代码的语法语义错误，可实现对代码的时钟、命名规则的检查，确保了程序的健壮性。-2001 按照2001标准来检查，也就是上图中红色圈出的地方。-verilog verilog 语法。-beauty 让输出结果自动缩进。-out 用来指定输出文件是什么。-f 命令用来添加文件列表。
【EDA Tools】Spyglass 检查 Verilog 和 SystemVerilog 混合语言及 Lint 检查
记录学习历程
04-24 3090
Spyglass可以用于检查混合设计中的语言互操作性和一致性问题。对于设计中包含多种硬件描述语言的情况，Spyglass 能够识别并解析其中的模块及其互连，并对其进行验证。例如，在包含 Verilog 和 VHDL 的混合设计中，Spyglass 会自动识别并解析 Verilog 和 VHDL 文件及其相互连接。通过运行 Spyglass Lint 功能，可以检查混合设计中的语言一致性问题，例如不兼容的数据类型、互操作性问题以及其他可能导致设计故障或不一致的问题。
nLint自动运行脚本
weixin_46942740的博客
08-01 746
代码】nLint自动运行脚本。
Verilog/SV代码检查器-Lint 建模规则检查器与 Verilator
OpenFPGA的博客
02-09 2682
Verilog/SV代码检查器-Lint 建模规则检查器与 Verilator绪论硬件设计是无情的，因此使用可以获得的任何错误的软件都是值得的。在进行综合之前，简单的检查自己代码的一些潜在...
nLint忽略检查指定的filelist
学而不思则罔，思而不学则殆
01-25 4811
根据nLint工具的文档描述： -df是不关心disgard指定文件（文件，即*.v） -uf是不关心制定文件里的文件列表，（文件列表，即*.f；文件，即*.v） 但是，经过试验证明， 1. include的调用，nlint不识别； 2. -uf里的文件列表，也不支持filelist的嵌套。 综上所述，最佳方式是。 1. find /project/last_rls/common-l
verilog nlint使用手册
最新发布
01-16
Verilog nlint是一款Verilog语言的静态代码分析工具，用于检查和修复代码中的错误和问题。该工具可以帮助工程师提高代码的质量和可靠性，确保设计符合规范和最佳实践。 使用Verilog nlint的第一步是安装该工具。用户可以从官方网站或其他可靠渠道获取nlint的安装包，并根据提供的安装说明进行安装。安装完成后，用户可以在命令行或终端窗口中使用nlint命令。 在使用Verilog nlint之前，用户需要准备好待检查的Verilog代码文件。可以是单个文件或多个文件的集合。在命令行中，用户可以使用nlint命令，后面跟随待检查代码文件的路径和文件名。例如：nlint /path/to/file.v。 nlint将会对代码进行静态分析，并在命令行上显示检查结果。用户可以根据显示的信息，查找和修复代码中的问题。nlint会检查代码中的语法错误、未定义信号、未使用信号、死代码等问题，并提示用户进行修正。 除了基本的检查功能，Verilog nlint还提供了一些高级功能，如代码覆盖率统计和时序分析。用户可以通过添加不同的命令行选项来启用这些功能。例如，使用“--coverage”选项可以生成代码覆盖率报告，使用“--timing”选项可以进行时序分析。 总的来说，Verilog nlint是一款强大的Verilog代码分析工具，可以帮助用户发现和修复代码中的错误和问题。通过使用nlint，用户可以提高Verilog代码的质量和可靠性，减少出错的风险，并加速开发过程。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值