![](https://img-blog.csdnimg.cn/20201014180756927.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
FPGA Verilog
彥霖
这个作者很懒,什么都没留下…
展开
-
FPGA Verilog LED 流水燈
module led_test( input clk, // 系統 50 Mhz 時鐘 output reg[3:0] led // 板子上有 4 顆 LED,宣告為輸出);reg [31:0] timer; // 宣告 3 //----------------------------------...原创 2018-07-22 22:07:26 · 1761 阅读 · 0 评论 -
FPGA Verilog LED 常亮 + (使用子模塊範例)
前言:單純 LED 持續一直亮…程式碼:module key_test( output[3:0] led // 宣告四顆 LED 燈); assign led = 4'b0011; // 讓兩顆 LED 燈持續一直亮著endmodule ...原创 2018-07-23 02:00:49 · 962 阅读 · 0 评论 -
FPGA Verilog 4 bit LED 計數器
前言:計數器每秒 +1,所以LED會以二進制方式表示 0~15 的計數顯示程式碼:module led_test( input clk, // 系統 50 Mhz 時鐘 output [3:0] led // 板子上有 4 顆 LED,宣告為輸出); reg [31:0] ...原创 2018-07-23 21:45:12 · 958 阅读 · 0 评论 -
FPGA Verilog 4 bit LED 按鍵計數器 ( 含按鍵消抖 )
前言:按下一次按鈕,計數一次。顯示方式為 4 顆 LED 以 2 進制方式表示。此程式碼包含按鍵消斗 (消除彈跳)程式碼:module led_test( input clk, // 系統 50 Mhz 時鐘 input key, // 按鈕 1 output [...原创 2018-07-23 23:10:40 · 4043 阅读 · 1 评论