SystemVerilog | 有别于C指针的对象句柄，还有那个常常出现的this

最新推荐文章于 2021-12-12 19:07:09 发布
最新推荐文章于 2021-12-12 19:07:09 发布
阅读量634 收藏 4
点赞数 1
分类专栏： uvm sv
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_39060517/article/details/116889195
版权

来自 JKZHAN IC Talking —systemverilog专辑

在C/C++语言的学习中，指针（pointer）的概念会被强调的多一些。SystemVerilog作为源自C/C++的编程语言，保留了很多跟C/C++类似的关键字和特性，但却很少提到“指针”。实际上，SV中对象的引用有另一种东西，叫对象句柄（object handle），它跟C指针的概念很近，但又不完全相同。

本文将首先简单带过OOP相关的基础概念，接着对对象句柄做对比介绍，最后再介绍那个你可能似懂非懂的this句柄。八分钟读完本文，你会有所收获！

01 Background

简单带点基础概念。类（class）是面向对象编程（OOP）中的一种类型，类会包括成员变量和成员函数，它们共同组成了一种新的数据结构，并共同定义了某一种对象的内容和能力。

成员变量的叫法很多，比如类数据（data）或者类属性（properties࿰

最低0.47元/天 解锁文章
斐非韭
关注
  • 1
    点赞
  • 踩
  • 4
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
【原创】SystemVerilog中这个this到底怎么回事
m0_46345246的博客
11-18 4388
本文示例SystemVerilog中的this指针使用方法和注意事项0
SystemVerilog队列vs数组
oldmoney
05-02 1666
在文章《SystemVerilog的那些数组》中对SV中各类数组做了介绍和区分。除了数组，SV还提供了一种叫队列的复合数据结构。 队列跟数组很像，都可以用来作为多个数据的容器，但同时又拥有自己的优势特性。本文将介绍队列的特性和使用方法，最后再总结SV中数组和队列在使用选择上的一些考虑因素。 01队列(Queue) 队列有哪些基本特性？跟数组又有哪些区别？ 队列是可变长的、有序的、连续存放的同类数据集合。对队列中任意元素的访问，以及在队列头和尾进行元素增删操作几乎没有额外的时间开销，但是对队列中间的元素的
HDL4SE：软件工程师学习Verilog语言（三）
m0_56903617的博客
05-13 1198
1 引言 2 基本程序结构 3 线缆和寄存器 4 常数、表达式与赋值 5 if语句和case语句 6 always块与initial块 7 task与function 8 元单元 9 编译指示 10 模拟运行与调试
systemverilog语法（五）
热门推荐
南国之邱
02-11 1万+
十四、面向对象的基础（oop） 1、 oop术语： 类（class）：包含变量和子程序的基本构建块。 对象（object）：类的实例 句柄（handle）：指向对象的指针。一个句柄可以指向很多对象。 属性（property）：存储数据的变量 方法（method）：任务或者函数中操作的程序性代码 原型（prototype）：程序的头，包括程序名、返回类型和参数列表 2、 声明和使用
system verilog语法
qq_39543837的博客
09-10 5737
几乎通用的数据类型——logic 是4态数据类型的变量，只允许使用一个驱动源，或者来自于一个或者多个过程快的过程赋值。 位宽可变，logic类型可以替代所有其他类型，包括reg类型。 wire数据类型仍旧使用的原因：多驱动源总线，如多路总线交换器；双向总线（两个驱动源）。 bit是两态数据类型。 system verilog对端口的定义没有限制。 typedefine——用户定义的类型...
systemverilog assertion handbook
10-23
SystemVerilog Assertions Handbook 是一本专注于SystemVerilog断言的书籍，主要涉及用于形式验证和动态验证的技术。这本书由VhdlCohen Publishing出版，作者对SystemVerilog断言在设计验证中的应用进行了深入探讨。...
nim-systemverilog-dpic：使用Nim通过DPI-C与SystemVerilog测试平台接口
02-04
这种方式有助于实现高效、灵活的验证环境，因为它能够利用C或C++的丰富库资源和编程能力，同时保持SystemVerilog的硬件描述能力。 在这个项目中，Nim作为C/C++的替代品，提供了一些独特的优点，例如更简洁的语法、...
systemverilog-python:Systemverilog DPI-C调用Python函数
03-06
Systemverilog DPI-C调用Python函数 0.systemverilog_only python3 -m pip install scapy cd 0.systemverilog_only export PYTHONPATH=. make 日志 \rm -rf simv* csrc* *.log __pycache__ ucli.key vc_hdrs.h ...
systemverilog_unix(linux|mac).vim.tar.gz
10-23
默认的VIM语法高亮是不包括SystemVerilog语言的，资料是Unix下的SystemVerilog语法高亮配置文件。注意使用时修改文件名保持与filestyle.vim中的设置保持一致。
linux ctags systemverilog 配置文件 language
08-09
linux环境中ctags的配置文件，ctags默认不支持systemverilog，有大神开发了相关language配置，使的ctags可以通过用户配置支持生成sv的ctags，在linux环境中，~/目录下新建.ctags文件，把此文件内容贴入即可完成 ...
SystemVerilog中类的五要素以及句柄、new函数作用的形象理解
dinghj3的博客
05-10 4741
刚开始学面向对象编程OOP时都会有点难以接受，但我们可以通过形象的类比来解决这个问题。 类 class——相当于我们要盖房的图纸，有了这个图纸，我们就能盖出一堆结构类似的楼房； 对象 object——可以理解为房子本身，这是我们根据图纸建起来的； 句柄 handle——房子的地址，门牌号，一个门牌号对应着一个房子，你可以通过门牌号来找到你想找的房子。用专业的话讲，就是句柄是对象的指针，我们通过句柄来找到对应的对象； 变量 properties（也叫属性）——是房子里面的东西。我们知道，房子里可以有很多东
【SystemVerilog笔记(四)】class与package
cc__cc__的博客
12-12 3239
（一）class 面向对象编程的三要素：封装、继承和多态。 一、类和对象 1.class类 class类包含成员变量（property）和成员方法（method）的声明，属于软件的范畴，只能定义软件变量（reg和wire等硬件信号是不能用的），且默认其生命周期是动态的。此外，class可以通过interface作为媒介获取硬件信号。 2.object对象和handle句柄 object对象是类的实例，类的例化可以在任意时间点发生；handle句柄是用来指向对象的指针（悬空的句柄为null），示例如
Verilog基础知识（异步FIFO）
maxwell2ic的博客
07-18 3646
本文主要内容来自Clifford E. Cummings的 Simulation and Synthesis Techniques for Asynchronous FIFO Design 这篇文章的总结和个人理解。 一、FIFO简介 　　FIFO是英文First In First Out 的缩写，是一种先进先出的数据缓存器，它与普通存储器的区别是没有外部读写地址线，这样使用起来非常简...
SystemVerilog中常见数据类型介绍
耐心的小黑的博客
12-31 2255
一、常见数据类型 1）bit byte(8) int(32) shortint(16) longint(64)变量类型； 2）logic 定义变量，四态0 1 Z X，代替reg，wire； 3）void类型表示无存储； 4）var关键字表示对象是一个变量，比如 var logic[7:0] a； 5）静态变量 static 自动变量 automatic 6）用户使用typedef自定义类型 7）枚举数据类型 enum 二、枚举类型enum的使用 module FSM(input log
system verilog
timewh的专栏
07-05 1916
SystemVerilog语言简介 SystemVerilog是一种硬件描述和验证语言（HDVL），它基于IEEE 1364-2001 Verilog硬件描述语言（HDL），并对其进行了扩展，包括扩充了C语言数据类型、结构、压缩和非压缩数组、 接口、断言等等，这些都使得SystemVerilog在一个更高的抽象层次上提高了设计建模的能力。SystemVerilog由Accellera开发，它主要定位在芯片的实现和验证流程上，并为系统级的设计流程提供了强大的连接能力。下面我们从几个方面对SystemVeril
SystemVerilog中这个this到底怎么回事
oldmoney
11-19 1330
在面向对象语言中，this经常用来表示对当前对象的一个引用，可以理解为指向对象本身的一个指针，并且常作为类中方法的隐含形参，通过该形参可以访问对象内部的属性和方法，因此，一般方法对于编译器来说，原型结构如下： [return_type] func_name(class_type const this,other_args) 其中 return_type为方法返回类型 class_type当前方法所属的类 other_args当前方法其他形参 那么，this到底有什么作用如何使用呢？本文将通过示例，说明th
IC验证——SystemVerilog学习
知识，既贵，又便宜。
05-25 8900
systemverilog（以下简称SV）
【芯片验证学习纪实】System Verilog语法（5）
qq_40944331的博客
09-03 704
【芯片验证学习纪实】System Verilog语法（5） 继学习了FPGA设计之后，学习IC验证也有一段时间了，学习过程中参考了很多互联网上的优秀资源，在此感谢各位前辈们的无私分享！现在，利用闲暇之余将对自己整个学习过程做个简单的回顾和总结。 首先，在system verilog学习中用到的参考书是绿皮书《system verilog验证——测试平台编写指南》（第二版）。另在回顾时翻阅了相关总结： https://blog.csdn.net/qq_31935691/article/details/549
systemverilog中|| 与| 的区别
最新发布
12-19
以下是SystemVerilog中||和|的区别： 1. ||表示逻辑或运算符，用于判断两个条件中的任意一个是否为真，如果其中一个条件为真，则整个表达式为真。 ```systemverilog if (condition1 || condition2) begin // 如果...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值