【uvm】参数化Class中的静态属性

最新推荐文章于 2024-05-24 00:13:07 发布
最新推荐文章于 2024-05-24 00:13:07 发布
阅读量808 收藏 1
点赞数 1
分类专栏： uvm sv 文章标签： java jvm 开发语言
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_39060517/article/details/128143974
版权
UVM参数化类中的静态属性与非参数化类不同，它们在参数初始化时才分配内存。静态属性`static_wo_p`可以正常访问，而`static_with_p`需要特殊处理以避免编译错误。通过示例展示了参数化类如何根据不同参数覆盖导致静态属性在不同实例间的共享情况。
摘要由CSDN通过智能技术生成

https://mp.weixin.qq.com/s/ISbgEao0NbAjAfWk9NAyXw

static属性一般是在编译的时候就已经分配了内存，并被这个类的所有实例共享，

也就是在仿真时刻0之前就已经完成了静态属性的内存分配。

但是，参数化类中的静态属性可能有所区别。参数化类中的静态属性（参数化）是在参数初始化的时候才会分配。

 // Class with parameters
 class with_param #(type T = int);
 static T static_with_p;
 endclass
 
 // Class without Parameters
 class without_param;
 static int static_wo_p;
 endclass
 
 module top;
 initial begin
 $display("static_wo_p = %0d", without_param :: 
static_wo_p);
 $display("static_with_p = %0d", with_param :: 
static_with_p);
 end
 endmodule
最低0.47元/天 解锁文章
斐非韭
关注
  • 1
    点赞
  • 踩
  • 1
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
【UVM实战】《UVM实战》重要知识点总结（面试必备，持续更新...）
悟已往之不谏 知来者之可追
02-12 1910
《UVM实战》重要知识点总结~
【从零开始学习 UVM】2.2、UVM 基础功能 —— UVM utility & field macros（UVM实用宏和字段宏）
努力，加油每一天鸭~
09-13 332
【从零开始学习 UVM】2.2、UVM 基础功能 —— UVM utility & field macros（UVM实用宏和字段宏）
[uvm]参数化类--例子
oldmoney
11-12 708
//基于【uvm实战】ch4.3.3 写的小测试 参数化类的继承 参数化类的override 覆盖 `ifndef MY_ENV__SV `define MY_ENV__SV class my_env extends uvm_env; `uvm_component_utils(my_env) my_agent i_agt; my_agent o_agt; my_model mdl; // base_scoreboard scb; base_score
uvm_primer ch7 static方法和变量
oldmoney
01-17 367
uvm_primer static方法和变量 ch7ch7 static方法和变量不要使用全局变量静态变量两种访问方法的途径queue队列静态方法protectsummary ch7 static方法和变量 不要使用全局变量 菜鸟刚开始写代码 时会觉得全局变量比较好用，不管在哪都能访问； 但是项目变大后，调试起来就是噩梦，如果这个变量不对了，要去track哪里修改的，写错了，比较麻烦；因为他在哪里都能访问，比如100个地方对这个变量复制了，就要去逐一排查； 静态变量 但是全局变量哪都能访问还是有一定优势，所
UVM：10.4.2 使用单独的参数类
07-10 651
1.需要一种跨越寄存器的约束。要求2个field 的和大于100。只有上节第二种能实现： 2.由于这个约束对所有测试都适用，因此希望写在寄存器模型的constraint 里： 3.这个寄存器模型使自己手工创建的，没问题。但在IC 中，寄存器模型都是由一些脚步命令自动创建的。在验证平台中，用到寄存器的地方有3个： RTL systemverilog C语言 1）必须时刻保
UVM内参数化类
muyiwushui的博客
02-03 2197
简单介绍UVM对参数类的支持和UVM内使用参数化类的注意事项
c++模板类静态成员变量_UVM世界纵横捭阖之道 - 类静态函数和静态变量
weixin_36301989的博客
01-10 453
工厂机制是UVM的关键特性之一，在讨论UVM工厂机制实现之前，我们先讨论工厂机制实现的基石：类静态函数和类静态变量。由于UVM的实现语言SV(SystemVerilog)的底层实现不可见，我们使用C++和汇编语言进行讨论。接下来从应用层次和实现层次讨论静态变量和静态函数。talk is cheap，show me the code。首先上一段C++代码。//filename: hello.cpp ...
如何实例化uvm_object
weixin_44303034的博客
03-27 1070
uvm_object类是所有UVM数据以及层次结构的基类，其主要的角色是定义一系列的方法，比如一些公共的操作：create(), copy(), compare(), print(), record()等。 其中的 create() 与 get_type_name() 虚方法被简单实现，不再是纯虚方法。但在扩展类中如果需要使用与这两种方法的相关方法时必须实现这两种方法。1. 层次结构uvm_obj...
UVM 基础入门（一）
热门推荐
思想开化的冰块博客
12-07 2万+
UVM 基础入门一、框架框架一框架二框架三二、各组建关系三、uvm_object类类的预定义类的方法类的声明变量声明方法声明方法的实现 一、框架 框架一 构成环境的组件都从uvm_component类继承而来，这是因为它们都从uvm_component类继承了phase机制，都会经历各个phase阶段。常见组件如下： uvm_sequencer：所有的sequencer都要派生自uvm_sequencer。       sequencer功能：组织管理sequence，driver申请数据时，它就把s
uvm scoreboard
09-27
uvm scoreboard 源代码，实现多路比较 uvm scoreboard 源代码，实现多路比较 uvm scoreboard 源代码，实现多路比较 uvm scoreboard 源代码，实现多路比较 uvm scoreboard 实现多路比较
UVM：9.3.2 UVM 对参数化类的支持
07-08 3430
1.uvm 对参数化类的支持体现在factory机制上。uvm_object_params_utils 和 uvm_component_params_utils 用于参数化的object 和 component注册的宏。 2.config_db 可以用于传递virtual interface。systemverilog 支持参数化的interface： 3.config_db
UVM中参数化类的使用
m0_61479247的博客
12-26 758
声明和例化时都需要传参，否则报错或传参失败。注册时要专门的宏定义注册。1. 定义参数化的类。
UVM设计模式 ( 二 ) 参数化类、静态变量/方法/类、单例模式、UVM_ROOT、工厂模式、UVM_FACTORY
Holden_Liu的博客
12-12 1万+
软件中的设计模式可归纳为三类：创建型，结构型，行为型。本节介绍创建型设计模式在UVM中的应用。 在开始创建型设计模式介绍之前，回顾下Systemverilog中的Parameterized classes 和 Static method 的相关语法。 参数化的类 SV中的参数化的类，类似于Verilog中参数化的模块，例化时指定位宽等的值，在SV中一般用于为类增加数据类型的参数。 如下示例，在声明S_bit句柄时，传入的type类型为bit [1:10]，W没有指定默认为5，如果type T没有指定
【UVM】parameterized classes
lbt_dvshare的博客
01-28 876
SystemVerilog uses a “#” sign to list the Parameter names in a Class Header to define a Generic Class. When we specify a default Parameter in a Class Header, we don’t have to provide an Overrides for...
uvm_primer ch8 参数化类
oldmoney
01-17 342
uvm_primer ch8 参数化类ch8 parameterized classtobe update另一种实现方法 ch8 parameterized class tobe update 另一种实现方法 把cage定义成animal类型的队列 protected static animal cage[$]; 可以存储该类和该类的子类的对象； 但是不能存储和该类无关的对象；lion1 l1; l1这个对象放进去会报错；chicken ，lion放进去没事，是因为这两个是animal的子类； vir
UVM：9.3.1 参数化类的必要性
07-08 916
1.凡是某个项目开发的代码用于其它项目，都可以称为重用。 2.增加重用性，参数化的类是很好的选择。使用最多的是uvm_sequence，原型：（还有uvm_analysis_port） 3.参数化的类定义时有些复杂。很多没有参数，就不用定义成参数化的类。
UVM中工厂机制详解（中）：预备SV语法知识：宏定义、参数化的类、静态变量
最新发布
weixin_42711149的博客
05-24 2091
很少有验证工程师使用宏来处理一些其他的事情，即使作为验证验证工程师人手必备的绿皮书也只是在数据结构章节简略提到了使用定义参数。宏作为中最强大的功能之一，如果透彻的了解，正确地应用于验证平台中，可以节省大量的时间，提高代码的可读性和高效性。
UVM——数据建模的相关问题（内置函数权限管理、消息管理、参数化param）
Mr.翟的博客
04-27 1112
文章目录一、内置函数的使用二、`uvm_field_*宏定义使用三、override机制 一、内置函数的使用 二、`uvm_field_*宏定义使用 三、override机制
uvm typedef class
04-10
UVM（Universal Verification Methodology）是一种用于硬件的开放式方法学。在UVM中，typedef class是一种用于创建自定义数据类型的机制。通过使用typedef关键字，可以为现有的数据类型创建一个新的名称，以便在代码中更方便地使用。 typedef class通常用于创建UVM中的各种对象，例如UVM components（组件）、UVM sequences（序列）和UVM transactions（事务）。通过使用typedef class，可以将这些对象定义为具有特定属性和行为的自定义类型。 以下是一个示例，展示了如何使用typedef class来创建一个自定义的UVM sequence类型： ```systemverilog typedef class my_sequence extends uvm_sequence #(my_transaction); // 在这里定义sequence的属性和行为 endclass ``` 在上面的示例中，我们使用typedef class创建了一个名为my_sequence的新类型，它扩展了uvm_sequence，并指定了my_transaction作为其泛型参数。这样，我们就可以使用my_sequence来实例化具有特定行为和属性的UVM序列。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值