- 博客(8)
- 收藏
- 关注
RSS订阅原创 初学i2c协议
主要从两种协议的读取操作，数据流向叙述；i2c协议：有两个信号分别是i2c_sda和i2c_scl。inout：i2c_sda；output：i2c_scl。串行输入串行输出；对i2c有两种操作，一种是FPGA对i2c写数据，另一种是FPGA从i2c读取数据。当FPGA对i2c设备写数据时，i2c_sda为一个 输出信号，写操作过程如下：1 起始信号：在i2c_scl为高电...
2020-04-01 20:42:47
600
原创 ros node学习笔记
安装轻量级模拟器：sudo apt-get install ros-kinetic-ros-tutorials提示：E: 无法获得锁 /var/lib/dpkg/lock - open (11: 资源暂时不可用)E: 无法锁定管理目录(/var/lib/dpkg/)，是否有其他进程正占用它？解决办法：sudo rm /var/cache/apt/archives/lock...
2019-11-21 09:40:52
173
原创 xilinx fpga的设计规范和时序问题解决
xilinx fpga的设计规范和时序问题解决xilinx FPGA在设计时，代码编写尽量使用vivado中的代码模板，模板代码可以综合正确且结构简介的电路结构；Tools>>Language Templates;代码框架：I/O模块和时钟尽量放在顶层，目的是资源共享，提高性能，降低功耗；输出采用寄存器输出，降低路径延时保证时序收敛。复位：官方推荐采用高电平同步复位，降低资源使...
2019-05-22 18:30:50
1889
原创 ad9461调试(matlab)
用chipscope抓取ad9461频谱变换后的实部虚部，导出并通过matlab读取txt文件进行频谱计算，分别对10M，20M，30M的正弦信号作了采集变换并绘制频谱图，结果如下：那么问题来了 30M的信号为什么试了几次，频谱准确，而10M，20M的频率对应点不正确，（后面两幅图与第一幅图不同，原因是，在信号源加了偏置。）好像是fft ip核设的是8192个点 而实际采了...
2019-04-26 18:58:55
371
原创 ad9461调试新的(硬件)
由于上一版电路板是采用开发板供电，为开关电源，纹波较大，这一版采用了LDO单独供电，一共四个电源，模拟电源5V和3.3V，数字电源为两个3.3V。具体做法是先把电源模块焊上，第一测电压，现象：数字电源3.3V输出正确，模拟电源输出都是5V，开始以为是电源芯片坏了，但是也没有超过供电范围，后来发现，模拟地与数字地之间的0欧姆电阻没有焊上所致，焊上后，模拟电源3.3V输出只有20几毫伏。检测，在A...
2019-04-23 19:27:01
249
原创 关于XILINX的fft ip core的使用
总结一下最近设计fft的经验和心得。一开始知道需要用到fft，上知网下了一大堆文献，什么fft的设计类的，读了半天，需要每个模块单独写，当时只是一个菜鸟，啥都不懂。使劲看，先看算法吧，结果，看半天晕晕乎乎不知所云，上大学就学过fft变换，但从来没有搞明白过。看了一段时间，觉得没什么收获，就打开vivado开始试着写吧，上网查资料关于fft设计的，找到的大部分是博客类的讲fft，而且，大部分直接...
2019-04-12 17:48:29
2776
2
原创 关于chipscope在抓取波形时一直显示waiting for core to be triggered..的问题解决
在抓取AD数据时，chipscope总是显示等待时钟出发，原来发现，提供AD的采样时钟的晶振没有供电。调试过程：1，用示波器观察模拟输入端，有信号；2，采用的是差分输出时钟，由于当时设计时pcb拐角绑错，实际操作时采用飞线处理，连上后还是没信号，以为是对于高频信号，飞线会引入噪声导致信号被淹没，但是信号最大测10M也不应该出现这样的问题，排除飞线所致；3，测晶振输出端，正常应...
2019-04-12 17:47:42
2790
原创 关于低噪声放大器的ADS设计和仿真
主要从ADS仿真及测试，参数包括：偏置电路、噪声系数、增益、稳定度、输入输出匹配等。偏置电路：找好器件，查找手册确定偏置电流和偏置电压。电路形式及参数的确定使用ADS中的设计向导工具：DesignGuide>>Amplifier>>Tools>>Transistor BiasUtility。关于噪声系数的公式：；意义：经过放大电路后，由于放大器产生的噪声，使信噪...
2018-03-11 20:26:03
11848
2
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人