Xilinx FPGA
京城一白
从京城一白到世界之神
展开
-
初学i2c协议
主要从两种协议的读取操作,数据流向叙述;i2c协议:有两个信号分别是i2c_sda和i2c_scl。inout:i2c_sda;output:i2c_scl。串行输入串行输出;对i2c有两种操作,一种是FPGA对i2c写数据,另一种是FPGA从i2c读取数据。当FPGA对i2c设备写数据时,i2c_sda为一个 输出信号,写操作过程如下:1 起始信号:在i2c_scl为高电...原创 2020-04-01 20:42:47 · 571 阅读 · 0 评论 -
关于chipscope在抓取波形时一直显示waiting for core to be triggered..的问题解决
在抓取AD数据时,chipscope总是显示等待时钟出发,原来发现,提供AD的采样时钟的晶振没有供电。调试过程:1,用示波器观察模拟输入端,有信号;2,采用的是差分输出时钟,由于当时设计时pcb拐角绑错,实际操作时采用飞线处理,连上后还是没信号,以为是对于高频信号,飞线会引入噪声导致信号被淹没,但是信号最大测10M也不应该出现这样的问题,排除飞线所致;3,测晶振输出端,正常应...原创 2019-04-12 17:47:42 · 2764 阅读 · 0 评论 -
关于XILINX的fft ip core的使用
总结一下最近设计fft的经验和心得。一开始知道需要用到fft,上知网下了一大堆文献,什么fft的设计类的,读了半天,需要每个模块单独写,当时只是一个菜鸟,啥都不懂。使劲看,先看算法吧,结果,看半天晕晕乎乎不知所云,上大学就学过fft变换,但从来没有搞明白过。看了一段时间,觉得没什么收获,就打开vivado开始试着写吧,上网查资料关于fft设计的,找到的大部分是博客类的讲fft,而且,大部分直接...原创 2019-04-12 17:48:29 · 2747 阅读 · 2 评论 -
xilinx fpga的设计规范和时序问题解决
xilinx fpga的设计规范和时序问题解决xilinx FPGA在设计时,代码编写尽量使用vivado中的代码模板,模板代码可以综合正确且结构简介的电路结构;Tools>>Language Templates;代码框架:I/O模块和时钟尽量放在顶层,目的是资源共享,提高性能,降低功耗;输出采用寄存器输出,降低路径延时保证时序收敛。复位:官方推荐采用高电平同步复位,降低资源使...原创 2019-05-22 18:30:50 · 1850 阅读 · 0 评论