FPGA物理引脚，原理（Pacakge and pinout）-认知3

画FPGA芯片引脚封装图（原理），第一是参考开发板(根据一下描述了解总览），第二是研究Datasheet.
ASCII Pinout File

Zynq-7000 All Programmable SoC Packaging and Pinout(UG585)

1. Pacakge overview
1.1，PS引脚见UG585，Zynq-7000 All Programmable SoC Technical Reference Manual
1.2， Cofiguration


1.3, GPX资源，
Some part don’t have GTP transciever.

1.4， PS(SIO) & PS引脚的数量

2. 引脚定义
Config, Power, PS(上电时序, reset, ddr, MIO,）, PL(XADC, MGTx, PL clock)
Pin out diagram, I/O bank, memory grouping

XADC in PL

CLK for each bank

3. ASCII package pin
https://www.xilinx.com/support/packagefiles/zynq7000-pkgs.htm

ASCII Pinout File/Package diagram
找到对应的引脚IO map(ASCII package pin)

4. MGT
在业界，MGT是高速串行收发器模块的简称，xilinx公司在其artix7、kintex7以及virtex7里集成了数量不同的MGT用于实现FPGA与外界的高速串行通信，并且根据支持线速度的不同赋予了它新的名称。另外，Spartan7里面没有MGT。

在artix7里面，MGT被称作GTP，；在kintex7里面，MGT被称作GTX；在virtex7里面，MGT被称作GTX/GTH/GTZ；

GTP最高线速度6.6Gb/s，GTX最高线速度12.5Gb/s，GTH最高线速度13.1Gb/s，GTZ最高线速度28.05Gb/s(太牛逼，没用过，本篇不做介绍了)
https://fpga.eetrend.com/blog/2019/100044186.html