高速PCB设计指南之一
高速PCB设计指南之一
第一篇 PCB布线
在PCB设计中，布线是完成产品设计的重要步骤，可以说前面的准备工作都是为它而做的， 在整个PCB中，以布线的设计过程限定最高，技巧最细、工作量最大。PCB布线有单面布线、 双面布线及多层布线。布线的方式也有两种：自动布线及交互式布线，在自动布线之前， 可以用交互式预先对要求比较严格的线进行布线，输入端与输出端的边线应避免相邻平行， 以免产生反射干扰。必要时应加地线隔离，两相邻层的布线要互相垂直，平行容易产生寄生耦合。
自动布线的布通率，依赖于良好的布局，布线规则可以预先设定， 包括走线的弯曲次数、导通孔的数目、步进的数目等。一般先进行探索式布经线，快速地把短线连通， 然后进行迷宫式布线，先把要布的连线进行全局的布线路径优化，它可以根据需要断开已布的线。 并试着重新再布线，以改进总体效果。
对目前高密度的PCB设计已感觉到贯通孔不太适应了， 它浪费了许多宝贵的布线通道，为解决这一矛盾，出现了盲孔和埋孔技术，它不仅完成了导通孔的作用， 还省出许多布线通道使布线过程完成得更加方便，更加流畅，更为完善，PCB 板的设计过程是一个复杂而又简单的过程，要想很好地掌握它，还需广大电子工程设计人员去自已体会， 才能得到其中的真谛。
1 电源、地线的处理
既使在整个PCB板中的布线完成得都很好，但由于电源、 地线的考虑不周到而引起的干扰，会使产品的性能下降，有时甚至影响到产品的成功率。所以对电、 地线的布线要认真对待，把电、地线所产生的噪音干扰降到最低限度，以保证产品的质量。
对每个从事电子产品设计的工程人员来说都明白地线与电源线之间噪音所产生的原因， 现只对降低式抑制噪音作以表述：
（1）、众所周知的是在电源、地线之间加上去耦电容。
（2）、尽量加宽电源、地线宽度，最好是地线比电源线宽，它们的关系是：地线＞电源线＞信号线，通常信号线宽为：0.2～0.3mm,最经细宽度可达0.05～0.07mm,电源线为1.2～2.5 mm
对数字电路的PCB可用宽的地导线组成一个回路, 即构成一个地网来使用(模拟电路的地不能这样使用)
（3）、用大面积铜层作地线用,在印制板上把没被用上的地方都与地相连接作为地线用。或是做成多层板，电源，地线各占用一层。
2 数字电路与模拟电路的共地处理
现在有许多PCB不再是单一功能电路（数字或模拟电路），而是由数字电路和模拟电路混合构成的。因此在布线时就需要考虑它们之间互相干扰问题，特别是地线上的噪音干扰。
数字电路的频率高，模拟电路的敏感度强，对信号线来说，高频的信号线尽可能远离敏感的模拟电路器件，对地线来说，整人PCB对外界只有一个结点，所以必须在PCB内部进行处理数、模共地的问题，而在板内部数字地和模拟地实际上是分开的它们之间互不相连，只是在PCB与外界连接的接口处（如插头等）。数字地与模拟地有一点短接，请注意，只有一个连接点。也有在PCB上不共地的，这由系统设计来决定。
3 信号线布在电（地）层上
在多层印制板布线时，由于在信号线层没有布完的线剩下已经不多，再多加层数就会造成浪费也会给生产增加一定的工作量，成本也相应增加了，为解决这个矛盾，可以考虑在电（地）层上进行布线。首先应考虑用电源层，其次才是地层。因为最好是保留地层的完整性。
4 大面积导体中连接腿的处理
在大面积的接地（电）中，常用元器件的腿与其连接，对连接腿的处理需要进行综合的考虑，就电气性能而言，元件腿的焊盘与铜面满接为好，但对元件的焊接装配就存在一些不良隐患如：①焊接需要大功率加热器。②容易造成虚焊点。所以兼顾电气性能与工艺需要，做成十字花焊盘，称之为热隔离（heat shield）俗称热焊盘（Thermal），这样，可使在焊接时因截面过分散热而产生虚焊点的可能性大大减少。多层板的接电（地）层腿的处理相同。
5 布线中网络系统的作用
在许多CAD系统中，布线是依据网络系统决定的。网格过密，通路虽然有所增加，但步进太小，图场的数据量过大，这必然对设备的存贮空间有更高的要求，同时也对象计算机类电子产品的运算速度有极大的影响。而有些通路是无效的，如被元件腿的焊盘占用的或被安装孔、定们孔所占用的等。网格过疏，通路太少对布通率的影响极大。所以要有一个疏密合理的网格系统来支持布线的进行。
标准元器件两腿之间的距离为0.1英寸(2.54mm),所以网格系统的基础一般就定为0.1英寸(2.54 mm)或小于0.1英寸的整倍数，如：0.05英寸、0.025英寸、0.02英寸等。
6 设计规则检查（DRC）
布线设计完成后，需认真检查布线设计是否符合设计者所制定的规则，同时也需确认所制定的规则是否符合印制板生产工艺的需求，一般检查有如下几个方面：
（1）、线与线，线与元件焊盘，线与贯通孔，元件焊盘与贯通孔，贯通孔与贯通孔之间的距离是否合理，是否满足生产要求。
（2）、电源线和地线的宽度是否合适，电源与地线之间是否紧耦合（低的波阻抗）？在PCB中是否还有能让地线加宽的地方。
（3）、对于关键的信号线是否采取了最佳措施，如长度最短，加保护线，输入线及输出线被明显地分开。
（4）、模拟电路和数字电路部分，是否有各自独立的地线。
（5）后加在PCB中的图形（如图标、注标）是否会造成信号短路。
（6）对一些不理想的线形进行修改。
（7）、在PCB上是否加有工艺线？阻焊是否符合生产工艺的要求，阻焊尺寸是否合适，字符标志是否压在器件焊盘上，以免影响电装质量。
（8）、多层板中的电源地层的外框边缘是否缩小，如电源地层的铜箔露出板外容易造成短路。
***********************************************************************************************
第二篇 PCB布局
在设计中，布局是一个重要的环节。布局结果的好坏将直接影响布线的效果，因此可以这样认为，合理的布局是PCB设计成功的第一步。
布局的方式分两种，一种是交互式布局，另一种是自动布局，一般是在自动布局的基础上用交互式布局进行调整，在布局时还可根据走线的情况对门电路进行再分配，将两个门电路进行交换，使其成为便于布线的最佳布局。在布局完成后，还可对设计文件及有关信息进行返回标注于原理图，使得PCB板中的有关信息与原理图相一致，以便在今后的建档、更改设计能同步起来, 同时对模拟的有关信息进行更新，使得能对电路的电气性能及功能进行板级验证。
--考虑整体美观
一个产品的成功与否，一是要注重内在质量，二是兼顾整体的美观，两者都较完美才能认为该产品是成 功的。
在一个PCB板上，元件的布局要求要均衡，疏密有序，不能头重脚轻或一头沉。
--布局的检查
印制板尺寸是否与加工图纸尺寸相符？能否符合PCB制造工艺要求？有无定位标记？
元件在二维、三维空间上有无冲突？
元件布局是否疏密有序，排列整齐？是否全部布完？
需经常更换的元件能否方便的更换？插件板插入设备是否方便？
热敏元件与发热元件之间是否有适当的距离？
调整可调元件是否方便？
在需要散热的地方，装了散热器没有？空气流是否通畅？
信号流程是否顺畅且互连最短？
插头、插座等与机械设计是否矛盾？
线路的干扰问题是否有所考虑？
***********************************************************************************************
第三篇 高速PCB设计
（一）、电子系统设计所面临的挑战
随着系统设计复杂性和集成度的大规模提高，电子系统设计师们正在从事100MHZ以上的电路设计，总线的工作频率也已经达到或者超过50MHZ，有的甚至超过100MHZ。目前约50% 的设计的时钟频率超过50MHz，将近20% 的设计主频超过120MHz。
当系统工作在50MHz时，将产生传输线效应和信号的完整性问题；而当系统时钟达到120MHz时，除非使用高速电路设计知识，否则基于传统方法设计的PCB将无法工作。因此，高速电路设计技术已经成为电子系统设计师必须采取的设计手段。只有通过使用高速电路设计师的设计技术，才能实现设计过程的可控性。
（二）、什么是高速电路
通常认为如果数字逻辑电路的频率达到或者超过45MHZ~50MHZ，而且工作在这个频率之上的电路已经占到了整个电子系统一定的份量（比如说１／３），就称为高速电路。
实际上，信号边沿的谐波频率比信号本身的频率高，是信号快速变化的上升沿与下降沿（或称信号的跳变）引发了信号传输的非预期结果。因此，通常约定如果线传播延时大于1/2数字信号驱动端的上升时间，则认为此类信号是高速信号并产生传输线效应。
信号的传递发生在信号状态改变的瞬间，如上升或下降时间。信号从驱动端到接收端经过一段固定的时间，如果传输时间小于1/2的上升或下降时间，那么来自接收端的反射信号将在信号改变状态之前到达驱动端。反之，反射信号将在信号改变状态之后到达驱动端。如果反射信号很强，叠加的波形就有可能会改变逻辑状态。
（三）、高速信号的确定
上面我们定义了传输线效应发生的前提条件，但是如何得知线延时是否大于1/2驱动端的信号上升时间？ 一般地，信号上升时间的典型值可通过器件手册给出，而信号的传播时间在PCB设计中由实际布线长度决定。信号上升时间和允许的布线长度(延时)的对应关系。
PCB 板上每单位英寸的延时为 0.167ns.。但是，如果过孔多，器件管脚多，网线上设置的约束多，延时将增大。通常高速逻辑器件的信号上升时间大约为0.2ns。如果板上有GaAs芯片，则最大布线长度为7.62mm。
设Tr 为信号上升时间， Tpd 为信号线传播延时。如果Tr≥4Tpd，信号落在安全区域。如果2Tpd≥Tr≥4Tpd，信号落在不确定区域。如果Tr≤2Tpd，信号落在问题区域。对于落在不确定区域及问题区域的信号，应该使用高速布线方法。
（四）、什么是传输线
PCB板上的走线可等效为的串联和并联的电容、电阻和电感结构。串联电阻的典型值0.25-0.55 ohms/foot，因为绝缘层的缘故，并联电阻阻值通常很高。将寄生电阻、电容和电感加到实际的PCB连线中之后，连线上的最终阻抗称为特征阻抗Zo。线径越宽，距电源/地越近，或隔离层的介电常数越高，特征阻抗就越小。如果传输线和接收端的阻抗不匹配，那么输出的电流信号和信号最终的稳定状态将不同，这就引起信号在接收端产生反射，这个反射信号将传回信号发射端并再次反射回来。随着能量的减弱反射信号的幅度将减小，直到信号的电压和电流达到稳定。这种效应被称为振荡，信号的振荡在信号的上升沿和下降沿经常可以看到。
（五）、传输线效应
基于上述定义的传输线模型，归纳起来，传输线会对整个电路设计带来以下效应。
· 反射信号Reflected signals
· 延时和时序错误Delay & Timing errors
· 多次跨越逻辑电平门限错误False Switching
· 过冲与下冲Overshoot/Undershoot
· 串扰Induced Noise (or crosstalk)
· 电磁辐射EMI radiation
5.1 反射信号
如果一根走线没有被正确终结(终端匹配)，那么来自于驱动端的信号脉冲在接收端被反射，从而引发不预期效应，使信号轮廓失真。当失真变形非常显著时可导致多种错误，引起设计失败。同时，失真变形的信号对噪声的敏感性增加了，也会引起设计失败。如果上述情况没有被足够考虑，EMI将显著增加，这就不单单影响自身设计结果，还会造成整个系统的失败。
反射信号产生的主要原因：过长的走线；未被匹配终结的传输线，过量电容或电感以及阻抗失配。
5.2 延时和时序错误
信号延时和时序错误表现为：信号在逻辑电平的高与低门限之间变化时保持一段时间信号不跳变。过多的信号延时可能导致时序错误和器件功能的混乱。
通常在有多个接收端时会出现问题。电路设计师必须确定最坏情况下的时间延时以确保设计的正确性。信号延时产生的原因：驱动过载，走线过长。
5.3 多次跨越逻辑电平门限错误
信号在跳变的过程中可能多次跨越逻辑电平门限从而导致这一类型的错误。多次跨越逻辑电平门限错误是信号振荡的一种特殊的形式，即信号的振荡发生在逻辑电平门限附近，多次跨越逻辑电平门限会导致逻辑功能紊乱。反射信号产生的原因：过长的走线，未被终结的传输线，过量电容或电感以及阻抗失配。
5.4 过冲与下冲
过冲与下冲来源于走线过长或者信号变化太快两方面的原因。虽然大多数元件接收端有输入保护二极管保护，但有时这些过冲电平会远远超过元件电源电压范围，损坏元器件。
5.5 串扰
串扰表现为在一根信号线上有信号通过时，在PCB板上与之相邻的信号线上就会感应出相关的信号，我们称之为串扰。
信号线距离地线越近，线间距越大，产生的串扰信号越小。异步信号和时钟信号更容易产生串扰。因此解串扰的方法是移开发生串扰的信号或屏蔽被严重干扰的信号。
5.6 电磁辐射
EMI(Electro-Magnetic Interference)即电磁干扰，产生的问题包含过量的电磁辐射及对电磁辐射的敏感性两方面。EMI表现为当数字系统加电运行时，会对周围环境辐射电磁波，从而干扰周围环境中电子设备的正常工作。它产生的主要原因是电路工作频率太高以及布局布线不合理。目前已有进行 EMI仿真的软件工具，但EMI仿真器都很昂贵，仿真参数和边界条件设置又很困难，这将直接影响仿真结果的准确性和实用性。最通常的做法是将控制EMI的各项设计规则应用在设计的每一环节，实现在设计各环节上的规则驱动和控制。
（六）、避免传输线效应的方法
针对上述传输线问题所引入的影响，我们从以下几方面谈谈控制这些影响的方法。
6.1 严格控制关键网线的走线长度
如果设计中有高速跳变的边沿，就必须考虑到在PCB板上存在传输线效应的问题。现在普遍使用的很高时钟频率的快速集成电路芯片更是存在这样的问题。解决这个问题有一些基本原则：如果采用CMOS或TTL电路进行设计，工作频率小于10MHz，布线长度应不大于7英寸。工作频率在50MHz布线长度应不大于1.5英寸。如果工作频率达到或超过75MHz布线长度应在1英寸。对于GaAs芯片最大的布线长度应为0.3英寸。如果超过这个标准，就存在传输线的问题。
6.2 合理规划走线的拓扑结构
解决传输线效应的另一个方法是选择正确的布线路径和终端拓扑结构。走线的拓扑结构是指一根网线的布线顺序及布线结构。当使用高速逻辑器件时，除非走线分支长度保持很短，否则边沿快速变化的信号将被信号主干走线上的分支走线所扭曲。通常情形下，PCB走线采用两种基本拓扑结构，即菊花链(Daisy Chain)布线和星形(Star)分布。
对于菊花链布线，布线从驱动端开始，依次到达各接收端。如果使用串联电阻来改变信号特性，串联电阻的位置应该紧靠驱动端。在控制走线的高次谐波干扰方面，菊花链走线效果最好。但这种走线方式布通率最低，不容易100%布通。实际设计中，我们是使菊花链布线中分支长度尽可能短，安全的长度值应该是：Stub Delay <= Trt *0.1.
例如，高速TTL电路中的分支端长度应小于1.5英寸。这种拓扑结构占用的布线空间较小并可用单一电阻匹配终结。但是这种走线结构使得在不同的信号接收端信号的接收是不同步的。
星形拓扑结构可以有效的避免时钟信号的不同步问题，但在密度很高的PCB板上手工完成布线十分困难。采用自动布线器是完成星型布线的最好的方法。每条分支上都需要终端电阻。终端电阻的阻值应和连线的特征阻抗相匹配。这可通过手工计算，也可通过CAD工具计算出特征阻抗值和终端匹配电阻值。
在上面的两个例子中使用了简单的终端电阻，实际中可选择使用更复杂的匹配终端。第一种选择是RC匹配终端。RC匹配终端可以减少功率消耗，但只能使用于信号工作比较稳定的情况。这种方式最适合于对时钟线信号进行匹配处理。其缺点是RC匹配终端中的电容可能影响信号的形状和传播速度。
串联电阻匹配终端不会产生额外的功率消耗，但会减慢信号的传输。这种方式用于时间延迟影响不大的总线驱动电路。 串联电阻匹配终端的优势还在于可以减少板上器件的使用数量和连线密度。
最后一种方式为分离匹配终端，这种方式匹配元件需要放置在接收端附近。其优点是不会拉低信号，并且可以很好的避免噪声。典型的用于TTL输入信号(ACT, HCT, FAST)。
此外，对于终端匹配电阻的封装型式和安装型式也必须考虑。通常SMD表面贴装电阻比通孔元件具有较低的电感，所以SMD封装元件成为首选。如果选择普通直插电阻也有两种安装方式可选：垂直方式和水平方式。
垂直安装方式中电阻的一条安装管脚很短，可以减少电阻和电路板间的热阻，使电阻的热量更加容易散发到空气中。但较长的垂直安装会增加电阻的电感。水平安装方式因安装较低有更低的电感。但过热的电阻会出现漂移，在最坏的情况下电阻成为开路，造成PCB走线终结匹配失效，成为潜在的失败因素。
6.3 抑止电磁干扰的方法
很好地解决信号完整性问题将改善PCB板的电磁兼容性(EMC)。其中非常重要的是保证PCB板有很好的接地。对复杂的设计采用一个信号层配一个地线层是十分有效的方法。此外，使电路板的最外层信号的密度最小也是减少电磁辐射的好方法，这种方法可采用"表面积层"技术"Build-up"设计制做PCB来实现。表面积层通过在普通工艺 PCB 上增加薄绝缘层和用于贯穿这些层的微孔的组合来实现 ，电阻和电容可埋在表层下，单位面积上的走线密度会增加近一倍，因而可降低 PCB的体积。PCB 面积的缩小对走线的拓扑结构有巨大的影响，这意味着缩小的电流回路，缩小的分支走线长度，而电磁辐射近似正比于电流回路的面积；同时小体积特征意味着高密度引脚封装器件可以被使用，这又使得连线长度下降，从而电流回路减小，提高电磁兼容特性。
6.4 其它可采用技术
为减小集成电路芯片电源上的电压瞬时过冲，应该为集成电路芯片添加去耦电容。这可以有效去除电源上的毛刺的影响并减少在印制板上的电源环路的辐射。
当去耦电容直接连接在集成电路的电源管腿上而不是连接在电源层上时，其平滑毛刺的效果最好。这就是为什么有一些器件插座上带有去耦电容，而有的器件要求去耦电容距器件的距离要足够的小。
任何高速和高功耗的器件应尽量放置在一起以减少电源电压瞬时过冲。
如果没有电源层，那么长的电源连线会在信号和回路间形成环路，成为辐射源和易感应电路。
走线构成一个不穿过同一网线或其它走线的环路的情况称为开环。如果环路穿过同一网线其它走线则构成闭环。两种情况都会形成天线效应(线天线和环形天线)。天线对外产生EMI辐射，同时自身也是敏感电路。闭环是一个必须考虑的问题，因为它产生的辐射与闭环面积近似成正比。
结束语
高速电路设计是一个非常复杂的设计过程，ZUKEN公司的高速电路布线算法(Route Editor)和EMC/EMI分析软件(INCASES,Hot-Stage)应用于分析和发现问题。本文所阐述的方法就是专门针对解决这些高速电路设计问题的。此外，在进行高速电路设计时有多个因素需要加以考虑，这些因素有时互相对立。如高速器件布局时位置靠近，虽可以减少延时，但可能产生串扰和显著的热效应。因此在设计中，需权衡各因素，做出全面的折衷考虑；既满足设计要求，又降低设计复杂度。高速PCB设计手段的采用构成了设计过程的可控性，只有可控的，才是可靠的，也才能是成功的！
高速PCB设计指南之二
本文介绍，许多人把芯片规模的ＢＧＡ封装看作是由便携式电子产品所需的空间限制的一个可行的解决方案，它同时满足这些产品更高功能与性能的要求。为便携式产品的高密度电路设计应该为装配工艺着想。
当为今天价值推动的市场开发电子产品时，性能与可靠性是最优先考虑的。为了在这个市场上竞争，开发者还必须注重装配的效率，因为这样可以控制制造成本。电子产品的技术进步和不断增长的复杂性正产生对更高密度电路制造方法的需求。当设计要求表面贴装、密间距和向量封装的集成电路ＩＣ 时，可能要求具有较细的线宽和较密间隔的更高密度电路板。可是，展望未来，一些已经在供应微型旁路孔、序列组装电路板的公司正大量投资来扩大能力。这些公司认识到便携式电子产品对更小封装的目前趋势。单是通信与个人计算产品工业就足以领导全球的市场。
高密度电子产品的开发者越来越受到几个因素的挑战：物理复杂元件上更密的引脚间隔 、财力贴装必须很精密 、和环境许多塑料封装吸潮，造成装配处理期间的破裂 。物理因素也包括安装工艺的复杂性与最终产品的可靠性。进一步的财政决定必须考虑产品将如何制造和装配设备效率。较脆弱的引脚元件，如０．５０与０．４０ｍｍ０．０２０″与０．０１６″ 引脚间距的ＳＱＦＰｓｈｒｉｎｋ ｑｕａｄ ｆｌａｔ ｐａｃｋ ，可能在维护一个持续的装配工艺合格率方面向装配专家提出一个挑战。最成功的开发计划是那些已经实行工艺认证的电路板设计指引和工艺认证的焊盘几何形状。
在环境上，焊盘几何形状可能不同，它基于所用的安装电子零件的焊接类型。可能的时候，焊盘形状应该以一种对使用的安装工艺透明的方式来定义。不管零件是安装在板的一面或两面、经受波峰、回流或其它焊接，焊盘与零件尺寸应该优化，以保证适当的焊接点与检查标准。虽然焊盘图案是在尺寸上定义的，并且因为它是印制板电路几何形状的一部分，它们受到可生产性水平和与电镀、腐蚀、装配或其它条件有关的公差的限制。生产性方面也与阻焊层的使用和在阻焊与导体图案之间的对齐定位有关。
1、焊盘的要求
国际电子技术委员会ＩＥＣ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｅｌｅｔｒｏｔｅｃｈｎｉｃａｌ Ｃｏｍｍｉｓｓｉｏｎ 的６１１８８标准认识到对焊接圆角或焊盘凸起条件的不同目标的需要。这个新的国际标准确认两个为开发焊盘形状提供信息的基本方法：
１)．基于工业元件规格、电路板制造和元件贴装精度能力的准确资料。这些焊盘形状局限于一个特定的元件，有一个标识焊盘形状的编号。
２)．一些方程式可用来改变给定的信息，以达到一个更稳健的焊接连接，这是用于一些特殊的情况，在这些情况中用于贴装或安装设备比在决定焊盘细节时所假设的精度有或多或少的差别。
该标准为用于贴装各种引脚或元件端子的焊盘定义了最大、中等和最小材料情况。除非另外标明，这个标准将所有三中“希望目标”标记为一级、二级或三级。
一级：最大 － 用于低密度产品应用，“最大”焊盘条件用于波峰或流动焊接无引脚的片状元件和有引脚的翅形元件。为这些元件以及向内的″Ｊ″型引脚元件配置的几何形状可以为手工焊接和回流焊接提供一个较宽的工艺窗口。
二级：中等 － 具有中等水平元件密度的产品可以考虑采用这个“中等”的焊盘几何形状。与ＩＰＣ－ＳＭ－７８２标准焊盘几何形状非常相似，为所有元件类型配置的中等焊盘将为回流焊接工艺提供一个稳健的焊接条件，并且应该为无引脚元件和翅形引脚类元件的波峰或流动焊接提供适当的条件。
三级：最小 － 具有高元件密度的产品通常是便携式产品应用 可以考虑“最小”焊盘几何形状。最小焊盘几何形状的选择可能不适合于所有的产品。在采用最小的焊盘形状之前，使用这应该考虑产品的限制条件，基于表格中所示的条件进行试验。
在ＩＰＣ－ＳＭ－７８２中所提供的以及在ＩＥＣ６１１８８中所配置的焊盘几何形状应该接纳元件公差和工艺变量。虽然在ＩＰＣ标准中的焊盘已经为使用者的多数装配应用提供一个稳健的界面，但是一些公司已经表示了对采用最小焊盘几何形状的需要，以用于便携式电子产品和其它独特的高密度应用。
国际焊盘标准(ＩＥＣ６１１８８)了解到更高零件密度应用的要求，并提供用于特殊产品类型的焊盘几何形状的信息。这些信息的目的是要提供适当的表面贴装焊盘的尺寸、形状和公差，以保证适当焊接圆角的足够区域，也允许对这些焊接点的检查、测试和返工。
图一和表一所描述的典型的三类焊盘几何形状是为每一类元件所提供的：最大焊盘(一级)、中等焊盘(二级)和最小焊盘(三级)。
图一、两个端子的、矩形电容与电阻元件的IEC标准可以不同以满足特殊产品应用
焊盘特性 最大一级 中等二级 最小三级
脚趾-焊盘突出 0.6 0.4 0.2
脚跟-焊盘突出 0.0 0.0 0.0
侧面-焊盘突出 0.1 0.0 0.0
开井余量 0.5 0.25 0.05
圆整因素 最近0.5 最近0.05 最近0.05
表一、矩形与方形端的元件
(陶瓷电容与电阻) (单位:mm)
焊接点的脚趾、脚跟和侧面圆角必须针对元件、电路板和贴装精度偏差的公差平方和 。如图二所示，最小的焊接点或焊盘突出是随着公差变量而增加的（表二）。
图二、带状翅形引脚元件的IEC标准定义了三种可能的变量以满足用户的应用
焊盘特性 最大一级 中等二级 最小三级
脚趾-焊盘突出 0.8 0.5 0.2
脚跟-焊盘突出 0.5 0.35 0.2
侧面-焊盘突出 0.05 0.05 0.03
开井余量 0.5 0.25 0.05
圆整因素 最近0.5 最近0.05 最近0.05
表二、平带L形与翅形引脚
(大于0.625mm的间距) (单位:mm)
如果这些焊盘的用户希望对贴装和焊接设备有一个更稳健的工艺条件，那么分析中的个别元素可以改变到新的所希望的尺寸条件。这包括元件、板或贴装精度的扩散，以及最小的焊接点或焊盘突出的期望（表３，４，５和６）。
用于焊盘的轮廓公差方法的方式与元件的类似。所有焊盘公差都是要对每一个焊盘以最大尺寸提供一个预计的焊盘图形。单向公差是要减小焊盘尺寸，因此得当焊接点形成的较小区域。为了使开孔的尺寸标注系统容易，焊盘是跨过内外极限标注尺寸的。
在这个标准中，尺寸标注概念使用极限尺寸和几何公差来描述焊盘允许的最大与最小尺寸。当焊盘在其最大尺寸时，结果可能是最小可接受的焊盘之间的间隔；相反，当焊盘在其最小尺寸时，结果可能是最小的可接受焊盘，需要达到可靠的焊接点。这些极限允许判断焊盘通过／不通过的条件。
假设焊盘几何形状是正确的，并且电路结构的最终都满足所有规定标准，焊接缺陷应该可以减少；尽管如此，焊接缺陷还可能由于材料与工艺变量而发生。为密间距ｆｉｎｅ ｐｉｔｃｈ 开发焊盘的设计者必须建立一个可靠的焊接连接所要求的最小脚尖与脚跟，以及在元件封装特征上允许最大与最小或至少 的材料条件。
表三、J形引脚 (单位:mm)
焊盘特性 最大一级 中等二级 最小三级
脚趾-焊盘突出 0.2 0.2 0.2
脚跟-焊盘突出 0.8 0.6 0.4
侧面-焊盘突出 0.1 0.05 0.0
开井余量 1.5 0.8 0.2
圆整因素 最近0.5 最近0.05 最近0.05
表四、圆柱形端子（MELF） (单位:mm)
焊盘特性 最大一级 中等二级 最小三级
脚趾-焊盘突出 1.0 0.4 0.2
脚跟-焊盘突出 0.2 0.1 0.0
侧面-焊盘突出 0.2 0.1 0.0
开井余量 0.2 0.25 0.25
圆整因素 最近0.5 最近0.05 最近0.05
表五、只有底面的端子 (单位:mm)
焊盘特性 最大一级 中等二级 最小三级
脚趾-焊盘突出 0.2 0.1 0
脚跟-焊盘突出 0.2 0.1 0
侧面-焊盘突出 0.2 0.1 0
开井余量 0.25 0.1 0.05
圆整因素 最近0.5 最近0.05 最近0.05
表六、内向L形带状引脚 (单位:mm)
焊盘特性 最大一级 中等二级 最小三级
脚趾-焊盘突出 0.1 0.1 0.0
脚跟-焊盘突出 1.0 0.5 0.2
侧面-焊盘突出 0.1 0.1 0.1
开井余量 0.5 0.25 0.05
圆整因素 最近0.5 最近0.05 最近0.05
2、BGA与CAP
ＢＧＡ封装已经发展到满足现在的焊接安装技术。塑料与陶瓷ＢＧＡ元件具有相对广泛的接触间距（１．５０，１．２７和１．００ｍｍ），而相对而言，芯片规模的ＢＧＡ栅格间距为０．５０，０．６０和０．８０ｍｍ。ＢＧＡ与密间距ＢＧＡ元件两者相对于密间距引脚框架封装的ＩＣ都不容易损坏，并且ＢＧＡ标准允许选择性地减少接触点，以满足特殊的输入／输出（Ｉ／Ｏ）要求。当为ＢＧＡ元件建立接触点布局和引线排列时，封装开发者必须考虑芯片设计以及芯片块的尺寸和形状。在技术引线排列时的另一个要面对的问题是芯片的方向芯片模块的焊盘向上或向下 。芯片模块“面朝上”的结构通常是当供应商正在使用ＣＯＢ（ｃｈｉｐ－ｏｎ－ｂｏａｒｄ）（内插器）技术时才采用的。
元件构造，以及在其制造中使用的材料结合，不在这个工业标准与指引中定义。每一个制造商都将企图将其特殊的结构胜任用户所定义的应用。例如消费产品可能有一个相对良好的工作环境，而工业或汽车应用的产品经常必须运行在更大的压力条件下。取决于制造ＢＧＡ所选择材料的物理特性，可能要使用到倒装芯片或引线接合技术。因为芯片安装结构是刚性材料，芯片模块安装座一般以导体定中心，信号从芯片模块焊盘走入接触球的排列矩阵。
在该文件中详细叙述的栅格阵列封装外形在ＪＥＤＥＣ的９５出版物中提供。方形ＢＧＡ，ＪＥＤＥＣ ＭＳ－０２８定义一种较小的矩形塑料ＢＧＡ元件类别，接触点间隔为１．２７ｍｍ。该矩阵元件的总的外形规格允许很大的灵活性，如引脚间隔、接触点矩阵布局与构造。ＪＥＤＥＣ ＭＯ－１５１定义各种塑料封装的ＢＧＡ。方形轮廓覆盖的尺寸从７．０－５０．０，三种接触点间隔 － １．５０，１．２７和１．００ｍｍ。
球接触点可以单一的形式分布，行与列排列有双数或单数。虽然排列必须保持对整个封装外形的对称，但是各元件制造商允许在某区域内减少接触点的位置。
3、芯片规模的BGA变量
针对“密间距”和“真正芯片大小”的ＩＣ封装，最近开发的ＪＥＤＥＣ ＢＧＡ指引提出许多物理属性，并为封装供应商提供“变量”形式的灵活性。ＪＥＤＥＣ ＪＣ－１１批准的第一份对密间距元件类别的文件是注册外形ＭＯ－１９５，具有基本０．５０ｍｍ间距接触点排列的统一方形封装系列。
封装尺寸范围从４．０－２１．０ｍｍ，总的高度(定义为“薄的轮廓”)限制到从贴装表面最大为１．２０ｍｍ。下面的例子代表为将来的标准考虑的一些其它变量。
球间距与球尺寸将也会影响电路布线效率。许多公司已经选择对较低Ｉ／Ｏ数的ＣＳＰ不采用０．５０ｍｍ间距。较大的球间距可能减轻最终用户对更复杂的印刷电路板(ＰＣＢ)技术的需求。
０．５０ｍｍ的接触点排列间隔是ＪＥＤＥＣ推荐最小的。接触点直径规定为０．３０ｍｍ，公差范围为最小０．２５、最大０．３５ｍｍ。可是大多数采用０．５０ｍｍ间距的ＢＧＡ应用将依靠电路的次表面布线。直径上小至０．２５ｍｍ的焊盘之间的间隔宽度只够连接一根０．０８ｍｍ（０．００３″）宽度的电路。将许多多余的电源和接地触点分布到矩阵的周围，这样将提供对排列矩阵的有限渗透。这些较高Ｉ／Ｏ数的应用更可能决定于多层、盲孔或封闭的焊盘上的电镀旁路孔(ｖｉａ－ｏｎ－ｐａｄ)技术。
4、考虑封装技术
元件的环境与电气性能可能是与封装尺寸一样重要的问题。用于高密度、高Ｉ／Ｏ应用的封装技术首先必须满足环境标准。例如，那些使用刚性内插器(ｉｎｔｅｒｐｏｓｅｒ)结构的、由陶瓷或有机基板制造的不能紧密地配合硅芯片的外形。元件四周的引线接合座之间的互连必须流向内面。μＢＧＡ* 封装结构的一个实际优势是它在硅芯片模块外形内提供所有电气界面的能力。
μＢＧＡ使用一种高级的聚酰胺薄膜作为其基体结构，并且使用半加成铜电镀工艺来完成芯片上铝接合座与聚酰胺内插器上球接触座之间的互连。依顺材料的独特结合使元件能够忍受极端恶劣的环境。这种封装已经由一些主要的ＩＣ制造商用来满足具有广泛运作环境的应用。
超过２０家主要的ＩＣ制造商和封装服务提供商已经采用了μＢＧＡ封装。定义为“面朝下”的封装，元件外形密切配合芯片模块的外形，芯片上的铝接合焊盘放于朝向球接触点和ＰＣＢ表面的位置。这种结构在工业中有最广泛的认同，因为其建立的基础结构和无比的可靠性。μＢＧＡ封装的材料与引脚设计的独特系统是在物理上顺应的，补偿了硅芯片与ＰＣＢ结构的温度膨胀系统的较大差别。
5、安装座计划
推荐给ＢＧＡ元件的安装座或焊盘的几何形状通常是圆形的，可以调节直径来满足接触点间隔和尺寸的变化。焊盘直径应该不大于封装上接触点或球的直径，经常比球接触点规定的正常直径小１０％。在最后确定焊盘排列与几何形状之前，参考ＩＰＣ－ＳＭ－７８２第１４．０节或制造商的规格。
有两种方法用来定义安装座：定义焊盘或铜，定义阻焊，如图三所示。
图三、ＢＧＡ的焊盘可以通过化学腐蚀的图案来界定，无阻焊层或有阻焊层叠加在焊盘圆周上（阻焊层界定）。
铜定义焊盘图形 － 通过腐蚀的铜界定焊盘图形。阻焊间隔应该最小离腐蚀的铜焊盘０．０７５ｍｍ。对要求间隔小于所推荐值的应用，咨询印制板供应商。
阻焊定义焊盘图形 － 如果使用阻焊界定的图形，相应地调整焊盘直径，以保证阻焊的覆盖。
ＢＧＡ元件上的焊盘间隔活间距是“基本的”，因此是不累积的；可是，贴装精度和ＰＣＢ制造公差必须考虑。如前面所说的，ＢＧＡ的焊盘一般是圆形的、阻焊界定或腐蚀阻焊脱离焊盘 界定的。虽然较大间距的ＢＧＡ将接纳电路走线的焊盘之间的间隔，较高Ｉ／Ｏ的元件将依靠电镀旁路孔来将电路走到次表面层。表七所示的焊盘几何形状推荐一个与名义标准接触点或球的直径相等或稍小的直径。
表七、 BGA元件安装的焊盘图形
接触点间距
（基本的） 标准球直径 焊盘直径 (mm)
最小 名义 最大 最小 - 最大
0.05 0.25 0.30 0.35 0.25-0.30
0.65 0.25 0.30 0.35 0.25-0.30
0.65 0.35 0.40 0.45 0.35-0.40
0.80 0.25 0.30 0.35 0.25-0.30
0.80 0.35 0.40 0.45 0.35-0.40
0.80 0.45 0.50 0.55 0.40-0.50
1.00 0.55 0.60 0.65 0.50-0.60
1.27 0.70 0.75 0.80 0.60-0.70
1.50 0.70 0.75 0.80 0.60-0.70
PCB Layout指南(上)
1. 一般规则
1.1 PCB板上预划分数字、模拟、DAA信号布线区域。
1.2 数字、模拟元器件及相应走线尽量分开并放置於各自的布线区域内。
1.3 高速数字信号走线尽量短。
1.4 敏感模拟信号走线尽量短。
1.5 合理分配电源和地。
1.6 DGND、AGND、实地分开。
1.7 电源及临界信号走线使用宽线。
1.8 数字电路放置於并行总线/串行DTE接口附近，DAA电路放置於电话线接口附近。
2. 元器件放置
2.1 在系统电路原理图中：
a) 划分数字、模拟、DAA电路及其相关电路；
b) 在各个电路中划分数字、模拟、混合数字/模拟元器件；
c) 注意各IC芯片电源和信号引脚的定位。
2.2 初步划分数字、模拟、DAA电路在PCB板上的布线区域(一般比例2/1/1)，数字、模拟元器件及其相应走线尽量远离并限定在各自的布线区域内。
Note:当DAA电路占较大比重时，会有较多控制/状态信号走线穿越其布线区域，可根据当地规则限定做调整，如元器件间距、高压抑制、电流限制等。
2.3 初步划分完毕後，从Connector和Jack开始放置元器件：
a) Connector和Jack周围留出插件的位置；
b) 元器件周围留出电源和地走线的空间；
c) Socket周围留出相应插件的位置。
2.4 首先放置混合型元器件(如Modem器件、A/D、D/A转换芯片等)：
a) 确定元器件放置方向，尽量使数字信号及模拟信号引脚朝向各自布线区域；
b) 将元器件放置在数字和模拟信号布线区域的交界处。
2.5 放置所有的模拟器件：
a) 放置模拟电路元器件，包括DAA电路；
b) 模拟器件相互靠近且放置在PCB上包含TXA1、TXA2、RIN、VC、VREF信号走线的一面；
c) TXA1、TXA2、RIN、VC、VREF信号走线周围避免放置高噪声元器件；
d) 对於串行DTE模块，DTE EIA/TIA-232-E
系列接口信号的接收/驱动器尽量靠近Connector并远离高频时钟信号走线，以减少/避免每条线上增加的噪声抑制器件，如阻流圈和电容等。
2.6 放置数字元器件及去耦电容：
a) 数字元器件集中放置以减少走线长度；
b) 在IC的电源/地间放置0.1uF的去耦电容，连接走线尽量短以减小EMI；
c) 对并行总线模块，元器件紧靠
Connector边缘放置，以符合应用总线接口标准，如ISA总线走线长度限定在2.5in；
d) 对串行DTE模块，接口电路靠近Connector；
e) 晶振电路尽量靠近其驱动器件。
2.7 各区域的地线，通常用0 Ohm电阻或bead在一点或多点相连。
3. 信号走线
3.1 Modem信号走线中，易产生噪声的信号线和易受干扰的信号线尽量远离，如无法避免时要用中性信号线隔离。
Modem易产生噪声的信号引脚、中性信号引脚、易受干扰的信号引脚如下表所示：
===============================================================
| Noise Source | neutral | noise
sensitive
-----------+----------------+----------------+-----------------
VDD,GND, AGND | | 31,38,34,37 |
-----------+----------------+----------------+-----------------
Crystal | 52,53 | |
-----------+----------------+----------------+-----------------
Reset | | 35 |
-----------+----------------+----------------+-----------------
Memory BUS| 1-6,9-10,12-13 | |
| 43-50,58-68 | |
-----------+----------------+----------------+-----------------
NVRAM | | 39,42 |
-----------+----------------+----------------+-----------------
Telephone | | 7-8,36,51,54 | 24-25,30,32-33
-----------+----------------+----------------+-----------------
Audio | | | 23,26-29
-----------+----------------+----------------+-----------------
串行DTE | 40-41 | 11,14-22,55-57 |
===============================================================
===============================================================
| Noise Source | neutral | noise
sensitive
-----------+----------------+----------------+-----------------
VDD,GND, AGND | | 31,38,34,37 |
-----------+----------------+----------------+-----------------
Crystal | 52,53 | |
-----------+----------------+----------------+-----------------
Reset | | 35 |
-----------+----------------+----------------+-----------------
Memory BUS| 1-6,9-10,12-13 | |
| 43-50,58-68 | |
-----------+----------------+----------------+-----------------
NVRAM | | 39,42 |
-----------+----------------+----------------+-----------------
Telephone | | 7-8,36,51,54 | 24-25,30,32-33
-----------+----------------+----------------+-----------------
Audio | | | 23,26-29
-----------+----------------+----------------+-----------------
并行总线 | 11,14-22,40-41 | |
| 55-57 | |
===============================================================
3.2 数字信号走线尽量放置在数字信号布线区域内；
模拟信号走线尽量放置在模拟信号布线区域内；
(可预先放置隔离走线加以限定，以防走线布出布线区域)
数字信号走线和模拟信号走线垂直以减小交叉耦合。
3.3 使用隔离走线(通常为地)将模拟信号走线限定在模拟信号布线区域。
a) 模拟区隔离地走线环绕模拟信号布线区域布在PCB板两面，线宽50-100mil；
b) 数字区隔离地走线环绕数字信号布线区域布在PCB板两面，线宽50-100mil，其中一面PCB板边应布200mil宽度。
3.4 并行总线接口信号走线线宽>10mil(一般为12-15mil)，如/HCS、/HRD、/HWT、/RESET。
3.5 模拟信号走线线宽>10mil(一般为12-15mil)，如MICM、MICV、SPKV、VC、VREF、TXA1、TXA2、RXA、TELIN、TELOUT。
3.6 所有其它信号走线尽量宽，线宽>5mil(一般为 10mil)，元器件间走线尽量短(放置器件时应预先考虑)。
3.7 旁路电容到相应IC的走线线宽>25mil，并尽量避免使用过孔。
3.8 通过不同区域的信号线(如典型的低速控制/状态信号)应在一点(首选)或两点通过隔离地线。如果走线只位於一面， 隔离地线可走到PCB的另一面以跳过信号走线而保持连续。
3.9 高频信号走线避免使用90度角弯转，应使用平滑圆弧或45度角。
3.10 高频信号走线应减少使用过孔连接。
3.11 所有信号走线远离晶振电路。
3.12 对高频信号走线应采用单一连续走线，避免出现从一点延伸出几段走线的情况。
3.13 DAA电路中，穿孔周围(所有层面)留出至少60mil的空间。
3.14 清除地线环路，以防意外电流回馈影响电源。
PCB Layout指南(下)
4. 电源
4.1 确定电源连接关系。
4.2 数字信号布线区域中，用10uF电解电容或钽电容与0.1uF瓷片电容并联後接在电源/地之间.在PCB板电源入口端和最远端各放置一处，以防电源尖峰脉冲引发的噪声干扰。
4.3 对双面板，在用电电路相同层面中，用两边线宽为 200mil的电源走线环绕该电路。(另一面须用数字地做相同处理)
4.4 一般地，先布电源走线，再布信号走线。
5. 地
5.1双面板中，数字和模拟元器件(除DAA)周围及下方未使用之区域用数字地或模拟地区域填充，各层面同类地区域连接在一起，不同层面同类地区域通过多个过孔相连:Modem DGND引脚接至数字地区域，AGND引脚接至模拟地区域;数字地区域和模拟地区域用一条直的空隙隔开。
5.2 四层板中，使用数字和模拟地区域覆盖数字和模拟元器件(除DAA)；Modem DGND引脚接至数字地区域，AGND引脚接至模拟地区域;数字地区域和模拟地区域用一条直的空隙隔开。
5.3 如设计中须EMI过滤器，应在接口插座端预留一定空间，绝大多数EMI器件(Bead/电容)均可放置在该区域;未使用之区域用地区域填充，如有屏蔽外壳也须与之相连。
5.4 每个功能模块电源应分开。功能模块可分为：并行总线接口、显示、数字电路(SRAM、EPROM、Modem)和DAA等，每个功能模块的电源/地只能在电源/地的源点相连。
5.5 对串行DTE模块，使用去耦电容减少电源耦合，对电话线也可做相同处理。
5.6 地线通过一点相连，如可能，使用Bead；如抑制EMI需要，允许地线在其它地方相连。
5.7 所有地线走线尽量宽，25-50mil。
5.8 所有IC电源/地间的电容走线尽量短，并不要使用过孔。
6. 晶振电路
6.1 所有连到晶振输入/输出端(如XTLI、XTLO)的走线尽量短，以减少噪声干扰及分布电容对Crystal的影响。XTLO走线尽量短，且弯转角度不小於45度。(因XTLO连接至上升时间快，大电流之驱动器)
6.2 双面板中没有地线层，晶振电容地线应使用尽量宽的短线连接至器件上
离晶振最近的DGND引脚，且尽量减少过孔。
6.3 如可能，晶振外壳接地。
6.4 在XTLO引脚与晶振/电容节点处接一个100 Ohm电阻。
6.5 晶振电容的地直接连接至 Modem的GND引脚，不要使用地线区域或地线走线来连接电容和Modem的GND引脚。
7. 使用EIA/TIA-232接口的独立Modem设计
7.1 使用金属外壳。 如果须用塑料外壳，应在内部贴金属箔片或喷导电物质以减小EMI。
7.2 各电源线上放置相同模式的Choke。
7.3 元器件放置在一起并紧靠EIA/TIA-232接口的Connector。
7.4 所有EIA/TIA-232器件从电源源点单独连接电源/地。电源/地的源点应为板上电源输入端或调压芯片的输出端。
7.5 EIA/TIA-232电缆信号地接至数字地。
7.6 以下情况EIA/TIA-232电缆屏蔽不用接至Modem外壳;空接;通过Bead接到数字地;EIA/TIA-232电缆靠近Modem外壳处放置一磁环时直接连到数字地。
8. VC及VREF电路电容走线尽量短，且位於中性区域。
8.1 10uF VC电解电容正极与0.1uF VC电容的连接端通过独立走线连至Modem的VC引脚(PIN24)。
8.2 10uF VC电解电容负极与0.1uF VC电容的连接端通过Bead後用独立走线连至Modem的AGND引脚(PIN34)。
8.3 10uF VREF电解电容正极与0.1uF VC电容的连接端通过独立走线连至Modem的VREF引脚(PIN25)。
8.4 10uF VREF电解电容负极与0.1uF VC电容的连接端通过独立走线连至Modem的VC引脚(PIN24)；注意与8.1走线相独立。
VREF ------+--------+
┿ 10u ┿ 0.1u
VC ------+--------+
┿ 10u ┿ 0.1u
+--------+-----~~~~~---+ AGND
使用之Bead应满足：
100MHz时，阻抗=70W;;
额定电流=200mA;;
最大电阻=0.5W。
9. 电话和Handset接口
9.1 Tip和Ring线接口处放置Choke。
9.2 电话线的去耦方法与电源去耦类似，使用增加电感组合体、Choke、电容等方法。但电话线的去耦比电源去耦更困难也更值得注意， 一般做法是预留这些器件的位置，以便性能/EMI测试认证时调整。
9.3 Tip和Ring线到数字地间放置耐压高的滤波电容(0.001uF/1KV)。
PCB设计的一般原则
内容:印制电路板(PCB)是电子产品中电路元件和器件的支撑件．它提供电路元件和器件之间的电气连接。随着电于技术的飞速发展，PGB的密度越来越高。PCB设计的好坏对抗干扰能力影响很大．因此，在进行PCB设计时．必须遵守PCB设计的一般原则，并应符合抗干扰设计的要求。
PCB设计的一般原则
要使电子电路获得最佳性能，元器件的布且及导线的布设是很重要的。为了设计质量好、造价低的PCB．应遵循以下一般原则：
1.布局
首先，要考虑PCB尺寸大小。PCB尺寸过大时，印制线条长，阻抗增加，抗噪声能力下降，成本也增加；过小，则散热不好，且邻近线条易受干扰。在确定PCB尺寸后．再确定特殊元件的位置。最后，根据电路的功能单元，对电路的全部元器件进行布局。
在确定特殊元件的位置时要遵守以下原则：
(1)尽可能缩短高频元器件之间的连线，设法减少它们的分布参数和相互间的电磁干扰。易受干扰的元器件不能相互挨得太近，输入和输出元件应尽量远离。
(2)某些元器件或导线之间可能有较高的电位差，应加大它们之间的距离，以免放电引出意外短路。带高电压的元器件应尽量布置在调试时手不易触及的地方。
(3)重量超过15g的元器件、应当用支架加以固定，然后焊接。那些又大又重、发热量多的元器件，不宜装在印制板上，而应装在整机的机箱底板上，且应考虑散热问题。热敏元件应远离发热元件。
(4)对于电位器、可调电感线圈、可变电容器、微动开关等可调元件的布局应考虑整机的结构要求。若是机内调节，应放在印制板上方便于调节的地方；若是机外调节，其位置要与调节旋钮在机箱面板上的位置相适应。
(5)应留出印制扳定位孔及固定支架所占用的位置。
根据电路的功能单元．对电路的全部元器件进行布局时，要符合以下原则：
(1)按照电路的流程安排各个功能电路单元的位置，使布局便于信号流通，并使信号尽可能保持一致的方向。
(2)以每个功能电路的核心元件为中心，围绕它来进行布局。元器件应均匀、整齐、紧凑地排列在PCB上．尽量减少和缩短各元器件之间的引线和连接。
(3)在高频下工作的电路，要考虑元器件之间的分布参数。一般电路应尽可能使元器件平行排列。这样，不但美观．而且装焊容易．易于批量生产。
(4)位于电路板边缘的元器件，离电路板边缘一般不小于2mm。电路板的最佳形状为矩形。长宽比为3：2成4：3。电路板面尺寸大于200x150mm时．应考虑电路板所受的机械强度。
2．布线
布线的原则如下；
(1)输入输出端用的导线应尽量避免相邻平行。最好加线间地线，以免发生反馈藕合。
(2)印制摄导线的最小宽度主要由导线与绝缘基扳间的粘附强度和流过它们的电流值决定。
当铜箔厚度为0.05mm、宽度为1~15mm时．通过2A的电流，温度不会高于3℃，因此导线宽度为1.5mm可满足要求。对于集成电路，尤其是数字电路，通常选0.02~0.3mm导线宽度。当然，只要允许，还是尽可能用宽线．尤其是电源线和地线。
导线的最小间距主要由最坏情况下的线间绝缘电阻和击穿电压决定。对于集成电路，尤其是数字电路，只要工艺允许，可使间距小至5~8mm。
(3)印制导线拐弯处一般取圆弧形，而直角或夹角在高频电路中会影响电气性能。此外，尽量避免使用大面积铜箔，否则．长时间受热时，易发生铜箔膨胀和脱落现象。必须用大面积铜箔时，最好用栅格状.这样有利于排除铜箔与基板间粘合剂受热产生的挥发性气体。
3.焊盘
焊盘中心孔要比器件引线直径稍大一些。焊盘太大易形成虚焊。焊盘外径D一般不小于(d+1.2)mm，其中d为引线孔径。对高密度的数字电路，焊盘最小直径可取(d+1.0)mm。
PCB及电路抗干扰措施
印制电路板的抗干扰设计与具体电路有着密切的关系，这里仅就PCB抗干扰设计的几项常用措施做一些说明。
1.电源线设计
根据印制线路板电流的大小，尽量加租电源线宽度，减少环路电阻。同时、使电源线、地线的走向和数据传递的方向一致，这样有助于增强抗噪声能力。
2.地段设计
地线设计的原则是；
(1)数字地与模拟地分开。若线路板上既有逻辑电路又有线性电路，应使它们尽量分开。低频电路的地应尽量采用单点并联接地，实际布线有困难时可部分串联后再并联接地。高频电路宜采用多点串联接地，地线应短而租，高频元件周围尽量用栅格状大面积地箔。
(2)接地线应尽量加粗。若接地线用很纫的线条，则接地电位随电流的变化而变化，使抗噪性能降低。因此应将接地线加粗，使它能通过三倍于印制板上的允许电流。如有可能，接地线应在2~3mm以上。
(3)接地线构成闭环路。只由数字电路组成的印制板，其接地电路布成团环路大多能提高抗噪声能力。
3.退藕电容配置
PCB设计的常规做法之一是在印制板的各个关键部位配置适当的退藕电容。退藕电容的一般配置原则是：
(1)电源输入端跨接10~100uf的电解电容器。如有可能，接100uF以上的更好。
(2)原则上每个集成电路芯片都应布置一个0.01pF的瓷片电容，如遇印制板空隙不够，可每4~8个芯片布置一个1~10pF的但电容。
(3)对于抗噪能力弱、关断时电源变化大的器件，如RAM、ROM存储器件，应在芯片的电源线和地线之间直接接入退藕电容。
(4)电容引线不能太长，尤其是高频旁路电容不能有引线。此外，还应注意以下两点：
(1在印制板中有接触器、继电器、按钮等元件时．操作它们时均会产生较大火花放电，必须采用附图所示的RC电路来吸收放电电流。一般R取1~2K，C取2.2~47UF。
(2CMOS的输入阻抗很高，且易受感应，因此在使用时对不用端要接地或接正电源。
经常使用排阻做为上拉或下拉。
排阻的公共端接电源或地线，在实际使用过程中发现，如果排阻值较大则通过公共端耦合引起误动作。
排阻值较小则增加系统功耗。
结论：排阻阻值要慎选，公共端接线或电源线要粗，最好有退耦电容。
***********************************************************************************************
RF产品设计过程中降低信号耦合的PCB布线技巧
一轮蓝牙设备、无绳电话和蜂窝电话需求高潮正促使中国电子工程师越来越关注RF电路设计技巧。RF电路板的设计是最令设计工程师感到头疼的部分，如想一次获得成功，仔细规划和注重细节是必须加以高度重视的两大关键设计规则。
射频(RF)电路板设计由于在理论上还有很多不确定性，因此常被形容为一种“黑色艺术”，但这个观点只有部分正确，RF电路板设计也有许多可以遵循的准则和不应该被忽视的法则。不过，在实际设计时，真正实用的技巧是当这些准则和法则因各种设计约束而无法准确地实施时如何对它们进行折衷处理。
当然，有许多重要的RF设计课题值得讨论，包括阻抗和阻抗匹配、绝缘层材料和层叠板以及波长和驻波，不过，本文将集中探讨与RF电路板分区设计有关的各种问题。
蜂窝电话设计以各种方式将所有的东西集成在一起，这对RF电路板设计来说很不利。现在业界竞争非常激烈，人人都在找办法用最小的尺寸和最小的成本集成最多的功能。模拟、数字和RF电路都紧密地挤在一起，用来隔开各自问题区域的空间非常小，而且考虑到成本因素，电路板层数往往又减到最小。令人感到不可思议的是，多用途芯片可将多种功能集成在一个非常小的裸片上，而且连接外界的引脚之间排列得又非常紧密，因此RF、IF、模拟和数字信号非常靠近，但它们通常在电气上是不相干的。电源分配可能对设计者来说是一个噩梦，为了延长电池寿命，电路的不同部分是根据需要而分时工作的，并由软件来控制转换。这意味着你可能需要为你的蜂窝电话提供5到6种工作电源。
一、RF布局概念
在设计RF布局时，有几个总的原则必须优先加以满足：
尽可能地把高功率RF放大器(HPA)和低噪音放大器(LNA)隔离开来，简单地说，就是让高功率RF发射电路远离低功率RF接收电路。如果你的PCB板上有很多物理空间，那么你可以很容易地做到这一点，但通常元器件很多，PCB空间较小，因而这通常是不可能的。你可以把他们放在PCB板的两面，或者让它们交替工作，而不是同时工作。高功率电路有时还可包括RF缓冲器和压控制振荡器(VCO)。
确保PCB板上高功率区至少有一整块地，最好上面没有过孔，当然，铜皮越多越好。稍后，我们将讨论如何根据需要打破这个设计原则，以及如何避免由此而可能引起的问题。
芯片和电源去耦同样也极为重要，稍后将讨论实现这个原则的几种方法。
RF输出通常需要远离RF输入，稍后我们将进行详细讨论。
敏感的模拟信号应该尽可能远离高速数字信号和RF信号。
二、如何进行分区？
设计分区可以分解为物理分区和电气分区。物理分区主要涉及元器件布局、朝向和屏蔽等问题；电气分区可以继续分解为电源分配、RF走线、敏感电路和信号以及接地等的分区。
首先我们讨论物理分区问题。元器件布局是实现一个优秀RF设计的关键，最有效的技术是首先固定位于RF路径上的元器件，并调整其朝向以将RF路径的长度减到最小，使输入远离输出，并尽可能远地分离高功率电路和低功率电路。
最有效的电路板堆叠方法是将主接地面(主地)安排在表层下的第二层，并尽可能将RF线走在表层上。将RF路径上的过孔尺寸减到最小不仅可以减少路径电感，而且还可以减少主地上的虚焊点，并可减少RF能量泄漏到层叠板内其他区域的机会。
在物理空间上，像多级放大器这样的线性电路通常足以将多个RF区之间相互隔离开来，但是双工器、混频器和中频放大器/混频器总是有多个RF/IF信号相互干扰，因此必须小心地将这一影响减到最小。RF与IF走线应尽可能走十字交叉，并尽可能在它们之间隔一块地。正确的RF路径对整块PCB板的性能而言非常重要，这也就是为什么元器件布局通常在蜂窝电话PCB板设计中占大部分时间的原因。
在蜂窝电话PCB板上，通常可以将低噪音放大器电路放在PCB板的某一面，而高功率放大器放在另一面，并最终通过双工器把它们在同一面上连接到RF端和基带处理器端的天线上。需要一些技巧来确保直通过孔不会把RF能量从板的一面传递到另一面，常用的技术是在两面都使用盲孔。可以通过将直通过孔安排在PCB板两面都不受RF干扰的区域来将直通过孔的不利影响减到最小。
有时不太可能在多个电路块之间保证足够的隔离，在这种情况下就必须考虑采用金属屏蔽罩将射频能量屏蔽在RF区域内，但金属屏蔽罩也存在问题，例如：自身成本和装配成本都很贵；
外形不规则的金属屏蔽罩在制造时很难保证高精度，长方形或正方形金属屏蔽罩又使元器件布局受到一些限制；金属屏蔽罩不利于元器件更换和故障定位；由于金属屏蔽罩必须焊在地上，必须与元器件保持一个适当距离，因此需要占用宝贵的PCB板空间。
尽可能保证屏蔽罩的完整非常重要，进入金属屏蔽罩的数字信号线应该尽可能走内层，而且最好走线层的下面一层PCB是地层。RF信号线可以从金属屏蔽罩底部的小缺口和地缺口处的布线层上走出去，不过缺口处周围要尽可能地多布一些地，不同层上的地可通过多个过孔连在一起。
尽管有以上的问题，但是金属屏蔽罩非常有效，而且常常还是隔离关键电路的唯一解决方案。
此外，恰当和有效的芯片电源去耦也非常重要。许多集成了线性线路的RF芯片对电源的噪音非常敏感，通常每个芯片都需要采用高达四个电容和一个隔离电感来确保滤除所有的电源噪音(见图1)。
最小电容值通常取决于其自谐振频率和低引脚电感，C4的值就是据此选择的。C3和C2的值由于其自身引脚电感的关系而相对较大一些，从而RF去耦效果要差一些，不过它们较适合于滤除较低频率的噪声信号。电感L1使RF信号无法从电源线耦合到芯片中。记住：所有的走线都是一条潜在的既可接收也可发射RF信号的天线，另外将感应的射频信号与关键线路隔离开也很必要。
这些去耦元件的物理位置通常也很关键，图2表示了一种典型的布局方法。这几个重要元件的布局原则是：C4要尽可能靠近IC引脚并接地，C3必须最靠近C4，C2必须最靠近C3，而且IC引脚与C4的连接走线要尽可能短，这几个元件的接地端(尤其是C4)通常应当通过下一地层与芯片的接地引脚相连。将元件与地层相连的过孔应该尽可能靠近PCB板上元件焊盘，最好是使用打在焊盘上的盲孔以将连接线电感减到最小，电感应该靠近C1。
一块集成电路或放大器常常带有一个开漏极输出，因此需要一个上拉电感来提供一个高阻抗RF负载和一个低阻抗直流电源，同样的原则也适用于对这一电感端的电源进行去耦。有些芯片需要多个电源才能工作，因此你可能需要两到三套电容和电感来分别对它们进行去耦处理，如果该芯片周围没有足够空间的话，那么可能会遇到一些麻烦。
记住电感极少并行靠在一起，因为这将形成一个空芯变压器并相互感应产生干扰信号，因此它们之间的距离至少要相当于其中一个器件的高度，或者成直角排列以将其互感减到最小。
电气分区原则大体上与物理分区相同，但还包含一些其它因素。现代蜂窝电话的某些部分采用不同工作电压，并借助软件对其进行控制，以延长电池工作寿命。这意味着蜂窝电话需要运行多种电源，而这给隔离带来了更多的问题。电源通常从连接器引入，并立即进行去耦处理以滤除任何来自线路板外部的噪声，然后再经过一组开关或稳压器之后对其进行分配。
蜂窝电话里大多数电路的直流电流都相当小，因此走线宽度通常不是问题，不过，必须为高功率放大器的电源单独走一条尽可能宽的大电流线，以将传输压降减到最低。为了避免太多电流损耗，需要采用多个过孔来将电流从某一层传递到另一层。此外，如果不能在高功率放大器的电源引脚端对它进行充分的去耦，那么高功率噪声将会辐射到整块板上，并带来各种各样的问题。高功率放大器的接地相当关键，并经常需要为其设计一个金属屏蔽罩。
在大多数情况下，同样关键的是确保RF输出远离RF输入。这也适用于放大器、缓冲器和滤波器。在最坏情况下，如果放大器和缓冲器的输出以适当的相位和振幅反馈到它们的输入端，那么它们就有可能产生自激振荡。在最好情况下，它们将能在任何温度和电压条件下稳定地工作。实际上，它们可能会变得不稳定，并将噪音和互调信号添加到RF信号上。
如果射频信号线不得不从滤波器的输入端绕回输出端，这可能会严重损害滤波器的带通特性。为了使输入和输出得到良好的隔离，首先必须在滤波器周围布一圈地，其次滤波器下层区域也要布一块地，并与围绕滤波器的主地连接起来。把需要穿过滤波器的信号线尽可能远离滤波器引脚也是个好方法。此外，整块板上各个地方的接地都要十分小心，否则你可能会在不知不觉之中引入一条你不希望发生的耦合通道。图3详细说明了这一接地办法。
有时可以选择走单端或平衡RF信号线，有关交叉干扰和EMC/EMI的原则在这里同样适用。平衡RF信号线如果走线正确的话，可以减少噪声和交叉干扰，但是它们的阻抗通常比较高，而且要保持一个合理的线宽以得到一个匹配信号源、走线和负载的阻抗，实际布线可能会有一些困难。
缓冲器可以用来提高隔离效果，因为它可把同一个信号分为两个部分，并用于驱动不同的电路，特别是本振可能需要缓冲器来驱动多个混频器。当混频器在RF频率处到达共模隔离状态时，它将无法正常工作。缓冲器可以很好地隔离不同频率处的阻抗变化，从而电路之间不会相互干扰。
缓冲器对设计的帮助很大，它们可以紧跟在需要被驱动电路的后面，从而使高功率输出走线非常短，由于缓冲器的输入信号电平比较低，因此它们不易对板上的其它电路造成干扰。
还有许多非常敏感的信号和控制线需要特别注意，但它们超出了本文探讨的范围，因此本文仅略作论述，不再进行详细说明。
压控振荡器(VCO)可将变化的电压转换为变化的频率，这一特性被用于高速频道切换，但它们同样也将控制电压上的微量噪声转换为微小的频率变化，而这就给RF信号增加了噪声。总的来说，在这一级以后你再也没有办法从RF输出信号中将噪声去掉。那么困难在哪里呢？首先，控制线的期望频宽范围可能从DC直到2MHz，而通过滤波来去掉这么宽频带的噪声几乎是不可能的；其次，VCO控制线通常是一个控制频率的反馈回路的一部分，它在很多地方都有可能引入噪声，因此必须非常小心处理VCO控制线。
要确保RF走线下层的地是实心的，而且所有的元器件都牢固地连到主地上，并与其它可能带来噪声的走线隔离开来。此外，要确保VCO的电源已得到充分去耦，由于VCO的RF输出往往是一个相对较高的电平，VCO输出信号很容易干扰其它电路，因此必须对VCO加以特别注意。事实上，VCO往往布放在RF区域的末端，有时它还需要一个金属屏蔽罩。
谐振电路(一个用于发射机，另一个用于接收机)与VCO有关，但也有它自己的特点。简单地讲，谐振电路是一个带有容性二极管的并行谐振电路，它有助于设置VCO工作频率和将语音或数据调制到RF信号上。
所有VCO的设计原则同样适用于谐振电路。由于谐振电路含有数量相当多的元器件、板上分布区域较宽以及通常运行在一个很高的RF频率下，因此谐振电路通常对噪声非常敏感。信号通常排列在芯片的相邻脚上，但这些信号引脚又需要与相对较大的电感和电容配合才能工作，这反过来要求这些电感和电容的位置必须靠得很近，并连回到一个对噪声很敏感的控制环路上。要做到这点是不容易的。
自动增益控制(AGC)放大器同样是一个容易出问题的地方，不管是发射还是接收电路都会有AGC放大器。AGC放大器通常能有效地滤掉噪声，不过由于蜂窝电话具备处理发射和接收信号强度快速变化的能力，因此要求AGC电路有一个相当宽的带宽，而这使某些关键电路上的AGC放大器很容易引入噪声。
设计AGC线路必须遵守良好的模拟电路设计技术，而这跟很短的运放输入引脚和很短的反馈路径有关，这两处都必须远离RF、IF或高速数字信号走线。同样，良好的接地也必不可少，而且芯片的电源必须得到良好的去耦。如果必须要在输入或输出端走一根长线，那么最好是在输出端，通常输出端的阻抗要低得多，而且也不容易感应噪声。通常信号电平越高，就越容易把噪声引入到其它电路。
在所有PCB设计中，尽可能将数字电路远离模拟电路是一条总的原则，它同样也适用于RF PCB设计。公共模拟地和用于屏蔽和隔开信号线的地通常是同等重要的，问题在于如果没有预见和事先仔细的计划，每次你能在这方面所做的事都很少。因此在设计早期阶段，仔细的计划、考虑周全的元器件布局和彻底的布局评估都非常重要，由于疏忽而引起的设计更改将可能导致一个即将完成的设计又必须推倒重来。这一因疏忽而导致的严重后果，无论如何对你的个人事业发展来说不是一件好事。
同样应使RF线路远离模拟线路和一些很关键的数字信号，所有的RF走线、焊盘和元件周围应尽可能多填接地铜皮，并尽可能与主地相连。类似面包板的微型过孔构造板在RF线路开发阶段很有用，如果你选用了构造板，那么你毋须花费任何开销就可随意使用很多过孔，否则在普通PCB板上钻孔将会增加开发成本，而这在大批量生产时会增加成本。
如果RF走线必须穿过信号线，那么尽量在它们之间沿着RF走线布一层与主地相连的地。如果不可能的话，一定要保证它们是十字交叉的，这可将容性耦合减到最小，同时尽可能在每根RF走线周围多布一些地，并把它们连到主地。此外，将并行RF走线之间的距离减到最小可以将感性耦合减到最小。
一个实心的整块接地面直接放在表层下第一层时，隔离效果最好，尽管小心一点设计时其它的做法也管用。我曾试过把接地面分成几块来隔离模拟、数字和RF线路，但我从未对结果感到满意过，因为最终总是有一些高速信号线要穿过这些分开的地，这不是一件好事。
在PCB板的每一层，应布上尽可能多的地，并把它们连到主地面。尽可能把走线靠在一起以增加内部信号层和电源分配层的地块数量，并适当调整走线以便你能将地连接过孔布置到表层上的隔离地块。应当避免在PCB各层上生成游离地，因为它们会像一个小天线那样拾取或注入噪音。在大多数情况下，如果你不能把它们连到主地，那么你最好把它们去掉。
本文小结
在拿到一张工程更改单(ECO)时，要冷静，不要轻易消除你所有辛辛苦苦才完成的工作。一张ECO很轻易使你的工作陷入混乱，不管需要做的修改是多么的微小。当你必须在某个时间段里完成一份工作时，你很容易就会忘记一些关键的东西，更不用说要作出更改了。
不论是不是“黑色艺术”，遵守一些基本的RF设计规则和留意一些优秀的设计实例将可帮助你完成RF设计工作。成功的RF设计必须仔细注意整个设计过程中每个步骤及每个细节才有可能实现，这意味着必须在设计开始阶段就要进行彻底的、仔细的规划，并对每个设计步骤的工作进展进行全面持续地评估。
PCB设计基础知识
印刷电路板（Printed circuit board，PCB）几乎会出现在每一种电子设备当中。如果在某样设备中有电子零件，那么它们也都是镶在大小各异的PCB上。除了固定各种小零件外，PCB的主要功能是提供上头各项零件的相互电气连接。随着电子设备越来越复杂，需要的零件越来越多，PCB上头的线路与零件也越来越密集了。 标准的PCB长得就像这样。裸板（上头没有零件）也常被称为「印刷线路板Printed Wiring Board（PWB）。
板子本身的基板是由绝缘隔热、并不易弯曲的材质所制作成。在表面可以看到的细小线路材料是铜箔，原本铜箔是覆盖在整个板子上的，而在制造过程中部份被蚀刻处理掉，留下来的部份就变成网状的细小线路了。这些线路被称作导线（conductor pattern）或称布线，并用来提供PCB上零件的电路连接。
为了将零件固定在PCB上面，我们将它们的接脚直接焊在布线上。在最基本的PCB（单面板）上，零件都集中在其中一面，导线则都集中在另一面。这么一来我们就需要在板子上打洞，这样接脚才能穿过板子到另一面，所以零件的接脚是焊在另一面上的。因为如此，PCB的正反面分别被称为零件面（Component Side）与焊接面（Solder Side）。
如果PCB上头有某些零件，需要在制作完成后也可以拿掉或装回去，那么该零件安装时会用到插座（Socket）。由于插座是直接焊在板子上的，零件可以任意的拆装。下面看到的是ZIF（Zero Insertion Force，零拨插力式）插座，它可以让零件（这里指的是CPU）可以轻松插进插座，也可以拆下来。插座旁的固定杆，可以在您插进零件后将其固定。
如果要将两块PCB相互连结，一般我们都会用到俗称「金手指」的边接头（edge connector）。金手指上包含了许多裸露的铜垫，这些铜垫事实上也是PCB布线的一部份。通常连接时，我们将其中一片PCB上的金手指插进另一片PCB上合适的插槽上（一般叫做扩充槽Slot）。在计算机中，像是显示卡，声卡或是其它类似的界面卡，都是借着金手指来与主机板连接的。
PCB上的绿色或是棕色，是阻焊漆（solder mask）的颜色。这层是绝缘的防护层，可以保护铜线，也可以防止零件被焊到不正确的地方。在阻焊层上另外会印刷上一层丝网印刷面（silk screen）。通常在这上面会印上文字与符号（大多是白色的），以标示出各零件在板子上的位置。丝网印刷面也被称作图标面
legend）。
单面板（Single-Sided Boards）
我们刚刚提到过，在最基本的PCB上，零件集中在其中一面，导线则集中在另一面上。因为导线只出现在其中一面，所以我们就称这种PCB叫作单面板（Single-sided）。因为单面板在设计线路上有许多严格的限制（因为只有一面，布线间不能交叉而必须绕独自的路径），所以只有早期的电路才使用这类的板子。
双面板（Double-Sided Boards）
这种电路板的两面都有布线。不过要用上两面的导线，必须要在两面间有适当的电路连接才行。这种电路间的「桥梁」叫做导孔（via）。导孔是在PCB上，充满或涂上金属的小洞，它可以与两面的导线相连接。因为双面板的面积比单面板大了一倍，而且因为布线可以互相交错（可以绕到另一面），它更适合用在比单面板更复杂的电路上。
多层板（Multi-Layer Boards）
为了增加可以布线的面积，多层板用上了更多单或双面的布线板。多层板使用数片双面板，并在每层板间放进一层绝缘层后黏牢（压合）。板子的层数就代表了有几层独立的布线层，通常层数都是偶数，并且包含最外侧的两层。大部分的主机板都是4到8层的结构，不过技术上可以做到近100层的PCB板。大型的超级计算机大多使用相当多层的主机板，不过因为这类计算机已经可以用许多普通计算机的集群代替，超多层板已经渐渐不被使用了。因为PCB中的各层都紧密的结合，一般不太容易看出实际数目，不过如果您仔细观察主机板，也许可以看出来。
我们刚刚提到的导孔（via），如果应用在双面板上，那么一定都是打穿整个板子
不过在多层板当中，如果您只想连接其中一些线路，那么导孔可能会浪费一些其它层的线路空间。埋孔（Buried vias）和盲孔（Blind vias）技术可以避免这个问题，因为它们只穿透其中几层。盲孔是将几层内部PCB与表面PCB连接，不须穿透整个板子。埋孔则只连接内部的PCB，所以光是从表面是看不出来的。
在多层板PCB中，整层都直接连接上地线与电源。所以我们将各层分类为信号层（Signal），电源层（Power）或是地线层（Ground）。如果PCB上的零件需要不同的电源供应，通常这类PCB会有两层以上的电源与电线层。
零件封装技术
插入式封装技术（Through Hole Technology）
将零件安置在板子的一面，并将接脚焊在另一面上，这种技术称为「插入式（Through Hole Technology，THT）」封装。这种零件会需要占用大量的空间，并且要为每只接脚钻一个洞。所以它们的接脚其实占掉两面的空间，而且焊点也比较大。但另一方面，THT零件和SMT（Surface Mounted Technology，表面黏着式）零件比起来，与PCB连接的构造比较好，关于这点我们稍后再谈。像是排线的插座，和类似的界面都需要能耐压力，所以通常它们都是THT封装。
表面黏贴式封装技术（Surface Mounted Technology）
使用表面黏贴式封装（Surface Mounted Technology，SMT）的零件，接脚是焊在与零件同一面。这种技术不用为每个接脚的焊接，而都在PCB上钻洞。
表面黏贴式的零件，甚至还能在两面都焊上。
SMT也比THT的零件要小。和使用THT零件的PCB比起来，使用SMT技术的PCB板上零件要密集很多。SMT封装零件也比THT的要便宜。所以现今的PCB上大部分都是SMT，自然不足为奇。
因为焊点和零件的接脚非常的小，要用人工焊接实在非常难。不过如果考虑到目前的组装都是全自动的话，这个问题只会出现在修复零件的时候吧。
设计流程
在PCB的设计中，其实在正式布线前，还要经过很漫长的步骤，以下就是主要设计的流程：
系统规格
首先要先规划出该电子设备的各项系统规格。包含了系统功能，成本限制，大小，运作情形等等。
系统功能区块图
接下来必须要制作出系统的功能方块图。方块间的关系也必须要标示出来。
将系统分割几个PCB
将系统分割数个PCB的话，不仅在尺寸上可以缩小，也可以让系统具有升级与交换零件的能力。系统功能方块图就提供了我们分割的依据。像是计算机就可以分成主机板、显示卡、声卡、软盘驱动器和电源等等。
决定使用封装方法，和各PCB的大小
当各PCB使用的技术和电路数量都决定好了，接下来就是决定板子的大小了。如果设计的过大，那么封装技术就要改变，或是重新作分割的动作。在选择技术时，也要将线路图的品质与速度都考量进去。
绘出所有PCB的电路概图
概图中要表示出各零件间的相互连接细节。所有系统中的PCB都必须要描出来，现今大多采用CAD（计算机辅助设计，Computer Aided Design）的方式。下面就是使用CircuitMakerTM设计的范例。
PCB的电路概图
初步设计的仿真运作
为了确保设计出来的电路图可以正常运作，这必须先用计算机软件来仿真一次。这类软件可以读取设计图，并且用许多方式显示电路运作的情况。这比起实际做出一块样本PCB，然后用手动测量要来的有效率多了。
将零件放上PCB
零件放置的方式，是根据它们之间如何相连来决定的。它们必须以最有效率的方式与路径相连接。所谓有效率的布线，就是牵线越短并且通过层数越少（这也同时减少导孔的数目）越好，不过在真正布线时，我们会再提到这个问题。下面是总线在PCB上布线的样子。为了让各零件都能够拥有完美的配线，放置的位置是很重要的。
测试布线可能性，与高速下的正确运作
现今的部份计算机软件，可以检查各零件摆设的位置是否可以正确连接，或是检查在高速运作下，这样是否可以正确运作。这项步骤称为安排零件，不过我们不会太深入研究这些。如果电路设计有问题，在实地导出线路前，还可以重新安排零件的位置。
导出PCB上线路
在概图中的连接，现在将会实地作成布线的样子。这项步骤通常都是全自动的，不过一般来说还是需要手动更改某些部份。下面是2层板的导线模板。红色和蓝色的线条，分别代表PCB的零件层与焊接层。白色的文字与四方形代表的是网版印刷面的各项标示。红色的点和圆圈代表钻洞与导孔。最右方我们可以看到PCB上的焊接面有金手指。这个PCB的最终构图通常称为工作底片（Artwork）。
每一次的设计，都必须要符合一套规定，像是线路间的最小保留空隙，最小线路宽度，和其它类似的实际限制等。这些规定依照电路的速度，传送信号的强弱，电路对耗电与噪声的敏感度，以及材质品质与制造设备等因素而有不同。如果电流强度上升，那导线的粗细也必须要增加。为了减少PCB的成本，在减少层数的同时，也必须要注意这些规定是否仍旧符合。如果需要超过2层的构造的话，那么通常会使用到电源层以及地线层，来避免信号层上的传送信号受到影响，并且可以当作信号层的防护罩。
导线后电路测试
为了确定线路在导线后能够正常运作，它必须要通过最后检测。这项检测也可以检查是否有不正确的连接，并且所有联机都照着概图走。
建立制作档案
因为目前有许多设计PCB的CAD工具，制造厂商必须有符合标准的档案，才能制造板子。标准规格有好几种，不过最常用的是Gerber files规格。一组Gerber files包括各信号、电源以及地线层的平面图，阻焊层与网板印刷面的平面图，以及钻孔与取放等指定档案。
电磁兼容问题
没有照EMC（电磁兼容）规格设计的电子设备，很可能会散发出电磁能量，并且干扰附近的电器。EMC对电磁干扰（EMI），电磁场（EMF）和射频干扰（RFI）等都规定了最大的限制。这项规定可以确保该电器与附近其它电器的正常运作。EMC对一项设备，散射或传导到另一设备的能量有严格的限制，并且设计时要减少对外来EMF、EMI、RFI等的磁化率。换言之，这项规定的目的就是要防止电磁能量进入或由装置散发出。这其实是一项很难解决的问题，一般大多会使用电源和地线层，或是将PCB放进金属盒子当中以解决这些问题。电源和地线层可以防止信号层受干扰，金属盒的效用也差不多。对这些问题我们就不过于深入了。
电路的最大速度得看如何照EMC规定做了。内部的EMI，像是导体间的电流耗损，会随着频率上升而增强。如果两者之间的的电流差距过大，那么一定要拉长两者间的距离。这也告诉我们如何避免高压，以及让电路的电流消耗降到最低。布线的延迟率也很重要，所以长度自然越短越好。所以布线良好的小PCB，会比大PCB更适合在高速下运作。
制造流程
PCB的制造过程由玻璃环氧树脂（Glass Epoxy）或类似材质制成的「基板」开始
影像（成形／导线制作）
制作的第一步是建立出零件间联机的布线。我们采用负片转印（Subtractive transfer）方式将工作底片表现在金属导体上。这项技巧是将整个表面铺上一层薄薄的铜箔，并且把多余的部份给消除。追加式转印（Additive Pattern transfer）是另一种比较少人使用的方式，这是只在需要的地方敷上铜线的方法，不过我们在这里就不多谈了。
如果制作的是双面板，那么PCB的基板两面都会铺上铜箔，如果制作的是多层板，接下来的步骤则会将这些板子黏在一起。
接下来的流程图，介绍了导线如何焊在基板上。
正光阻剂（positive photoresist）是由感光剂制成的，它在照明下会溶解（负光阻剂则是如果没有经过照明就会分解）。有很多方式可以处理铜表面的光阻剂，不过最普遍的方式，是将它加热，并在含有光阻剂的表面上滚动（称作干膜光阻剂）。它也可以用液态的方式喷在上头，不过干膜式提供比较高的分辨率，也可以制作出比较细的导线。
遮光罩只是一个制造中PCB层的模板。在PCB板上的光阻剂经过UV光曝光之前，覆盖在上面的遮光罩可以防止部份区域的光阻剂不被曝光（假设用的是正光阻剂）。这些被光阻剂盖住的地方，将会变成布线。
在光阻剂显影之后，要蚀刻的其它的裸铜部份。蚀刻过程可以将板子浸到蚀刻溶剂中，或是将溶剂喷在板子上。一般用作蚀刻溶剂的有，氯化铁（Ferric Chloride），碱性氨（Alkaline Ammonia），硫酸加过氧化氢（Sulfuric Acid + Hydrogen Peroxide），和氯化铜（Cupric Chloride）等。蚀刻结束后将剩下的光阻剂去除掉。这称作脱膜（Stripping）程序。
钻孔与电镀
如果制作的是多层PCB板，并且里头包含埋孔或是盲孔的话，每一层板子在黏合前必须要先钻孔与电镀。如果不经过这个步骤，那么就没办法互相连接了。
在根据钻孔需求由机器设备钻孔之后，孔璧里头必须经过电镀（镀通孔技术，Plated-Through-Hole technology，PTH）。在孔璧内部作金属处理后，可以让内部的各层线路能够彼此连接。在开始电镀之前，必须先清掉孔内的杂物。这是因为树脂环氧物在加热后会产生一些化学变化，而它会覆盖住内部PCB层，所以要先清掉。清除与电镀动作都会在化学制程中完成。
多层PCB压合
各单片层必须要压合才能制造出多层板。压合动作包括在各层间加入绝缘层，以及将彼此黏牢等。如果有透过好几层的导孔，那么每层都必须要重复处理。多层板的外侧两面上的布线，则通常在多层板压合后才处理。
处理阻焊层、网版印刷面和金手指部份电镀
接下来将阻焊漆覆盖在最外层的布线上，这样一来布线就不会接触到电镀部份外了。网版印刷面则印在其上，以标示各零件的位置，它不能够覆盖在任何布线或是金手指上，不然可能会减低可焊性或是电流连接的稳定性。金手指部份通常会镀上金，这样在插入扩充槽时，才能确保高品质的电流连接。
测试
测试PCB是否有短路或是断路的状况，可以使用光学或电子方式测试。光学方式采用扫描以找出各层的缺陷，电子测试则通常用飞针探测仪（Flying-Probe）来检查所有连接。电子测试在寻找短路或断路比较准确，不过光学测试可以更容易侦测到导体间不正确空隙的问题。
零件安装与焊接
最后一项步骤就是安装与焊接各零件了。无论是THT与SMT零件都利用机器设备来安装放置在PCB上。
THT零件通常都用叫做波峰焊接（Wave Soldering）的方式来焊接。这可以让所有零件一次焊接上PCB。首先将接脚切割到靠近板子，并且稍微弯曲以让零件能够固定。接着将PCB移到助溶剂的水波上，让底部接触到助溶剂，这样可以将底部金属上的氧化物给除去。在加热PCB后，这次则移到融化的焊料上，在和底部接触后焊接就完成了。
自动焊接SMT零件的方式则称为再流回焊接（Over Reflow Soldering）。里头含有助溶剂与焊料的糊状焊接物，在零件安装在PCB上后先处理一次，经过PCB加热后再处理一次。待PCB冷却之后焊接就完成了，接下来就是准备进行PCB的最终测试了
节省制造成本的方法
为了让PCB的成本能够越低越好，有许多因素必须要列入考量：
板子的大小自然是个重点。板子越小成本就越低。部份的PCB尺寸已经成为标准，只要照着尺寸作那么成本就自然会下降。CustomPCB网站上有一些关于标准尺寸的信息。
使用SMT会比THT来得省钱，因为PCB上的零件会更密集（也会比较小）。
另一方面，如果板子上的零件很密集，那么布线也必须更细，使用的设备也相对的要更高阶。同时使用的材质也要更高级，在导线设计上也必须要更小心，以免造成耗电等会对电路造成影响的问题。这些问题带来的成本，可比缩小PCB尺寸所节省的还要多。
层数越多成本越高，不过层数少的PCB通常会造成大小的增加。
钻孔需要时间，所以导孔越少越好。
埋孔比贯穿所有层的导孔要贵。因为埋孔必须要在接合前就先钻好洞。
板子上孔的大小是依照零件接脚的直径来决定。如果板子上有不同类型接脚的零件，那么因为机器不能使用同一个钻头钻所有的洞，相对的比较耗时间，也代表制造成本相对提升。
使用飞针式探测方式的电子测试，通常比光学方式贵。一般来说光学测试已经足够保证PCB上没有任何错误。
总而言之，厂商在设备上下的工夫也是越来越复杂了。了解PCB的制造过程是很有用的，因为当我们在比较主机板时，相同效能的板子成本可能不同，稳定性也各异，这也让我们得以比较各厂商的能力。
好的工程师可以光看主机板设计，就知道设计品质的好坏。您也许自认没那么强，不过下次您拿到主机板或是显示卡时，不妨先鉴赏一下PCB设计之美吧！
PCB设计基本概念
1、“层(Layer) ”的概念
与字处理或其它许多软件中为实现图、文、色彩等的嵌套与合成而引入的“层”的概念有所同，Protel的“层”不是虚拟的，而是印刷板材料本身实实在在的各铜箔层。现今，由于电子线路的元件密集安装。防干扰和布线等特殊要求，一些较新的电子产品中所用的印刷板不仅有上下两面供走线，在板的中间还设有能被特殊加工的夹层铜箔，例如，现在的计算机主板所用的印板材料多在4层以上。这些层因加工相对较难而大多用于设置走线较为简单的电源布线层（如软件中的Ground Dever和Power Dever），并常用大面积填充的办法来布线（如软件中的ExternaI P1a11e和Fill）。上下位置的表面层与中间各层需要连通的地方用软件中提到的所谓“过孔（Via）”来沟通。有了以上解释，就不难理解“多层焊盘”和“布线层设置”的有关概念了。举个简单的例子，不少人布线完成，到打印出来时方才发现很多连线的终端都没有焊盘，其实这是自己添加器件库时忽略了“层”的概念，没把自己绘制封装的焊盘特性定义为”多层（Mulii一Layer)的缘故。要提醒的是，一旦选定了所用印板的层数，务必关闭那些未被使用的层，免得惹事生非走弯路。
2、过孔(Via）
为连通各层之间的线路，在各层需要连通的导线的文汇处钻上一个公共孔，这就是过孔。工艺上在过孔的孔壁圆柱面上用化学沉积的方法镀上一层金属，用以连通中间各层需要连通的铜箔，而过孔的上下两面做成普通的焊盘形状，可直接与上下两面的线路相通，也可不连。一般而言，设计线路时对过孔的处理有以下原则：（1）尽量少用过
孔，一旦选用了过孔，务必处理好它与周边各实体的间隙，特别是容易被忽视的中间各层与过孔不相连的线与过孔的间隙，如果是自动布线，可在“过孔数量最小化” （ Via Minimiz8tion）子菜单里选择“on”项来自动解决。（2）需要的载流量越大，所需的过孔尺寸越大，如电源层和地层与其它层联接所用的过孔就要大一些。
3、丝印层（Overlay）
为方便电路的安装和维修等，在印刷板的上下两表面印刷上所需要的标志图案和文字代号等，例如元件标号和标称值、元件外廓形状和厂家标志、生产日期等等。不少初学者设计丝印层的有关内容时，只注意文字符号放置得整齐美观，忽略了实际制出的PCB效果。他们设计的印板上，字符不是被元件挡住就是侵入了助焊区域被抹赊，还有的把元件标号打在相邻元件上，如此种种的设计都将会给装配和维修带来很大不便。正确的丝印层字符布置原则是：”不出歧义，见缝插针，美观大方”。
4、SMD的特殊性
Protel封装库内有大量SMD封装，即表面焊装器件。这类器件除体积小巧之外的最大特点是单面分布元引脚孔。因此，选用这类器件要定义好器件所在面，以免“丢失引脚（Missing Plns）”。另外，这类元件的有关文字标注只能随元件所在面放置。
5、网格状填充区（External Plane ）和填充区(Fill)
正如两者的名字那样，网络状填充区是把大面积的铜箔处理成网状的，填充区仅是完整保留铜箔。初学者设计过程中在计算机上往往看不到二者的区别，实质上，只要你把图面放大后就一目了然了。正是由于平常不容易看出二者的区别，所以使用时更不注意对二者的区分，要强调的是，前者在电路特性上有较强的抑制高频干扰的作用，适用于需做大面积填充的地方，特别是把某些区域当做屏蔽区、分割区或大电流的电源线时尤为合适。后者多用于一般的线端部或转折区等需要小面积填充的地方。
6、焊盘( Pad）
焊盘是PCB设计中最常接触也是最重要的概念，但初学者却容易忽视它的选择和修正，在设计中千篇一律地使用圆形焊盘。选择元件的焊盘类型要综合考虑该元件的形状、大小、布置形式、振动和受热情况、受力方向等因素。Protel在封装库中给出了一系列不同大小和形状的焊盘，如圆、方、八角、圆方和定位用焊盘等，但有时这还不够用，需要自己编辑。例如，对发热且受力较大、电流较大的焊盘，可自行设计成“泪滴状”，在大家熟悉的彩电PCB的行输出变压器引脚焊盘的设计中，不少厂家正是采用的这种形式。一般而言，自行编辑焊盘时除了以上所讲的以外，还要考虑以下原则：
（1）形状上长短不一致时要考虑连线宽度与焊盘特定边长的大小差异不能过大；
（2）需要在元件引角之间走线时选用长短不对称的焊盘往往事半功倍；
（3）各元件焊盘孔的大小要按元件引脚粗细分别编辑确定，原则是孔的尺寸比引脚直径大0．2- 0．4毫米。
7、各类膜（Mask）
这些膜不仅是PcB制作工艺过程中必不可少的，而且更是元件焊装的必要条件。按“膜”所处的位置及其作用，“膜”可分为元件面（或焊接面）助焊膜（TOp or Bottom 和元件面（或焊接面）阻焊膜（TOp or BottomPaste Mask）两类。 顾名思义，助焊膜是涂于焊盘上，提高可焊性能的一层膜，也就是在绿色板子上比焊盘略大的各浅色圆斑。阻焊膜的情况正好相反，为了使制成的板子适应波峰焊等焊接形式，要求板子上非焊盘处的铜箔不能粘锡，因此在焊盘以外的各部位都要涂覆一层涂料，用于阻止这些部位上锡。可见，这两种膜是一种互补关系。由此讨论，就不难确定菜单中
类似“solder Mask En1argement”等项目的设置了。
8、飞线，飞线有两重含义：
（1）自动布线时供观察用的类似橡皮筋的网络连线，在通过网络表调入元件并做了初步布局后，用“Show 命令就可以看到该布局下的网络连线的交叉状况，不断调整元件的位置使这种交叉最少，以获得最大的自动布线的布通率。这一步很重要，可以说是磨刀不误砍柴功，多花些时间，值！另外，自动布线结束，还有哪些网络尚未布通，也可通过该功能来查找。找出未布通网络之后，可用手工补偿，实在补偿不了就要用到“飞线”的第二层含义，就是在将来的印板上用导线连通这些网络。要交待的是，如果该电路板是大批量自动线生产，可将这种飞线视为0欧阻值、具有统一焊盘间距的电阻元
件来进行设计.
pcb设计注意事项
一．焊盘重叠
焊盘（除表面贴装焊盘外）的重叠，也就是孔的重叠放置，在钻孔时会因为在一处多钻孔导致断钻头、导线损伤。
二．图形层的滥用
1. 违反常规设计，如元件面设计在BOTTOM层，焊接面设计在TOP，造成文件编辑时正反面错误。
2. PCB板内若有需铣的槽，要用KEEPOUT LAYER 或BOARD LAYER层画出，不应用其它层面，避免误铣或没铣。
三．异型孔
若板内有异型孔，用KEEPOUT 层画出一个与孔大小一样的填充区即可。异形孔的长/宽比例应≥2：1，宽度应>1.0mm，否则，钻床在加工异型孔时极易断钻，造成加工困难。
四．字符的放置
1． 字符遮盖焊盘SMD焊片，给印制板的通断测试及元件的焊接带来不便。
2． 字符设计的太小，造成丝网印刷的困难，使字符不够清晰。
五．单面焊盘孔径的设置
1． 单面焊盘一般不钻孔，若钻孔需标注，其孔径应设计为零。如果设计了数值，这样在产生钻孔数据时，其位就会钻出孔，轻则会影响板面美观，重则板子报废。
2． 单面焊盘若要钻孔就要做出特殊标注。
六．用填充区块画焊盘
用填充块画焊盘在设计线路时能够通过DRC检查，但对于加工是不行的，因此类焊盘不能直接生成阻焊数据，上阻焊剂时，该填充块区域将被阻焊剂覆盖，导致器件焊接困难。
七．设计中的填充块太多或填充块用极细的线填充
1． 产生光绘数据有丢失的现象，光绘数据不完全。
2． 因填充块在光绘数据处理时是用线一条一条去画的，因此产生的光绘数据量相当大，增加了数据处理难度。
八．表面贴装器件焊盘太短
这是对于通断测试而言，对于太密的表面贴装器件，其两脚之间的间距相当小，焊盘也相当细，安装测试须上下（右左）交错位置，如焊盘设计的太短，虽然不影响器件贴装，但会使测试针错不开位。
九．大面积网格的间距太小
组成大面积网格线同线之间的边缘太小（小于0.30mm），在印制过程中会造成短路。
十．大面积铜箔距外框的距离太近
大面积铜箔外框应至少保证0.20mm以上的间距，因在铣外形时如铣到铜箔上容易造成铜箔翘及由其引起焊剂脱落问题。
十一．外形边框设计的不明确
有的客户在KEEP LAYER 、BOARD LAYER、TOP OVER LAYER等都设计了外形线且这些外形线不重合，造成成型时很难判断哪一条是外型线。
十二．线条的放置
两个焊盘之间的连线，不要断断续续的画，如果想加粗线条不要用线条来重复放置，直接改变线条WIDTH即可，这样的话在修改线路的时候易修改。
PCB设计几点体会
这是个牵涉面大的问题。抛开其它因素，仅就PCB设计环节来说，我有以下几点体会，供参考：
1.要有合理的走向：如输入/输出，交流/直流，强/弱信号，高频/低频，高压/低压等...，它们的走向应该是呈线形的(或分离)，不得相互交融。其目的是防止相互干扰。最好的走向是按直线，但一般不易实现，最不利的走向是环形，所幸的是可以设隔离带来改善。对于是直流，小信号，低电压PCB设计的要求可以低些。所以“合理”是相对的。
2.选择好接地点：小小的接地点不知有多少工程技术人员对它做过多少论述，足见其重要性。一般情况下要求共点地，如：前向放大器的多条地线应汇合后再与干线地相连等等...。现实中，因受各种限制很难完全办到，但应尽力遵循。这个问题在实际中是相当灵活的。每个人都有自己的一套解决方案。如能针对具体的电路板来解释就容易理解。
3.合理布置电源滤波/退耦电容：一般在原理图中仅画出若干电源滤波/退耦电容，但未指出它们各自应接于何处。其实这些电容是为开关器件(门电路)或其它需要滤波/退耦的部件而设置的，布置这些电容就应尽量靠近这些元部件，离得太远就没有作用了。有趣的是，当电源滤波/退耦电容布置的合理时，接地点的问题就显得不那么明显。
4.线条有讲究：有条件做宽的线决不做细；高压及高频线应园滑，不得有尖锐的倒角，拐弯也不得采用直角。地线应尽量宽，最好使用大面积敷铜，这对接地点问题有相当大的改善。
5.有些问题虽然发生在后期制作中，但却是PCB设计中带来的，它们是：过线孔太多，沉铜工艺稍有不慎就会埋下隐患。所以，设计中应尽量减少过线孔。同向并行的线条密度太大，焊接时很容易连成一片。所以，线密度应视焊接工艺的水平来确定。焊点的距离太小，不利于人工焊接，只能以降低工效来解决焊接质量。否则将留下隐患。所以，焊点的最小距离的确定应综合考虑焊接人员的素质和工效。
焊盘或过线孔尺寸太小，或焊盘尺寸与钻孔尺寸配合不当。前者对人工钻孔不利，后者对数控钻孔不利。容易将焊盘钻成“c”形，重则钻掉焊盘。导线太细，而大面积的未布线区又没有设置敷铜，容易造成腐蚀不均匀。即当未布线区腐蚀完后，细导线很有可能腐蚀过头，或似断非断，或完全断。所以，设置敷铜的作用不仅仅是增大地线面积和抗干扰。以上诸多因素都会对电路板的质量和将来产品的可靠性大打折扣。我不是这方面的专业设计人员，不对的地方请指正。
PCB LAYOUT技术大全
PROTEL相关疑问
1.原理图常见错误：
（1）ERC报告管脚没有接入信号：
a. 创建封装时给管脚定义了I/O属性；
b.创建元件或放置元件时修改了不一致的grid属性，管脚与线没有连上；
c. 创建元件时pin方向反向，必须非pin name端连线。
（2）元件跑到图纸界外：没有在元件库图表纸中心创建元件。
（3）创建的工程文件网络表只能部分调入pcb：生成netlist时没有选择为global。
（4）当使用自己创建的多部分组成的元件时，千万不要使用annotate.
2.PCB中常见错误：
（1）网络载入时报告NODE没有找到：
a. 原理图中的元件使用了pcb库中没有的封装；
b. 原理图中的元件使用了pcb库中名称不一致的封装；
c. 原理图中的元件使用了pcb库中pin number不一致的封装。如三极管：sch中pin number 为e,b,c, 而pcb中为1，2，3。
（2）打印时总是不能打印到一页纸上：
a. 创建pcb库时没有在原点；
b. 多次移动和旋转了元件，pcb板界外有隐藏的字符。选择显示所有隐藏的字符， 缩小pcb, 然后移动字符到边界内。
（3）DRC报告网络被分成几个部分：
表示这个网络没有连通，看报告文件，使用选择CONNECTED COPPER查找。
另外提醒朋友尽量使用WIN2000, 减少蓝屏的机会；多几次导出文件，做成新的DDB文件，减少文件尺寸和PROTEL僵死的机会。如果作较复杂得设计，尽量不要使用自动布线。
在PCB设计中，布线是完成产品设计的重要步骤，可以说前面的准备工作都是为它而做的， 在整个PCB中，以布线的设计过程限定最高，技巧最细、工作量最大。PCB布线有单面布线、 双面布线及多层布线。布线的方式也有两种：自动布线及交互式布线，在自动布线之前， 可以用交互式预先对要求比较严格的线进行布线，输入端与输出端的边线应避免相邻平行， 以免产生反射干扰。必要时应加地线隔离，两相邻层的布线要互相垂直，平行容易产生寄生耦合。
自动布线的布通率，依赖于良好的布局，布线规则可以预先设定， 包括走线的弯曲次数、导通孔的数目、步进的数目等。一般先进行探索式布经线，快速地把短线连通， 然后进行迷宫式布线，先把要布的连线进行全局的布线路径优化，它可以根据需要断开已布的线。 并试着重新再布线，以改进总体效果。
对目前高密度的PCB设计已感觉到贯通孔不太适应了， 它浪费了许多宝贵的布线通道，为解决这一矛盾，出现了盲孔和埋孔技术，它不仅完成了导通孔的作用， 还省出许多布线通道使布线过程完成得更加方便，更加流畅，更为完善，PCB 板的设计过程是一个复杂而又简单的过程，要想很好地掌握它，还需广大电子工程设计人员去自已体会， 才能得到其中的真谛。
2、设计流程
PCB的设计流程分为网表输入、规则设置、元器件布局、布线、检查、复查、输出六个步骤.
2.1 网表输入
网表输入有两种方法，一种是使用PowerLogic的OLE PowerPCB Connection功能，选择Send Netlist，应用OLE功能，可以随时保持原理图和PCB图的一致，尽量减少出错的可能。另一种方法是直接在PowerPCB中装载网表，选择File->Import，将原理图生成的网表输入进来。
2.2 规则设置
如果在原理图设计阶段就已经把PCB的设计规则设置好的话，就不用再进行设置.
这些规则了，因为输入网表时，设计规则已随网表输入进PowerPCB了。如果修改了设计规则，必须同步原理图，保证原理图和PCB的一致。除了设计规则和层定义外，还有一些规则需要设置，比如Pad Stacks，需要修改标准过孔的大小。如果设计者新建了一个焊盘或过孔，一定要加上Layer 25。
注意：
PCB设计规则、层定义、过孔设置、CAM输出设置已经作成缺省启动文件，名称为Default.stp，网表输入进来以后，按照设计的实际情况，把电源网络和地分配给电源层和地层，并设置其它高级规则。在所有的规则都设置好以后，在PowerLogic中，使用OLE PowerPCB Connection的Rules From PCB功能，更新原理图中的规则设置，保证原理图和PCB图的规则一致。
2.3 元器件布局
网表输入以后，所有的元器件都会放在工作区的零点，重叠在一起，下一步的工作就是把这些元器件分开，按照一些规则摆放整齐，即元器件布局。PowerPCB提供了两种方法，手工布局和自动布局。
2.3.1 手工布局
1. 工具印制板的结构尺寸画出板边（Board Outline）。
2. 将元器件分散（Disperse Components），元器件会排列在板边的周围。
3. 把元器件一个一个地移动、旋转，放到板边以内，按照一定的规则摆放整齐。
2.3.2 自动布局
PowerPCB提供了自动布局和自动的局部簇布局，但对大多数的设计来说，效果并不理想，不推荐使用。
2.3.3 注意事项
a. 布局的首要原则是保证布线的布通率，移动器件时注意飞线的连接，把有连线关系的器件放在一起
b. 数字器件和模拟器件要分开，尽量远离
c. 去耦电容尽量靠近器件的VCC
d. 放置器件时要考虑以后的焊接，不要太密集
e. 多使用软件提供的Array和Union功能，提高布局的效率
2.4 布线
布线的方式也有两种，手工布线和自动布线。PowerPCB提供的手工布线功能十分强大，包括自动推挤、在线设计规则检查（DRC），自动布线由Specctra的布线引擎进行，通常这两种方法配合使用，常用的步骤是手工—自动—手工。
2.4.1 手工布线
1. 自动布线前，先用手工布一些重要的网络，比如高频时钟、主电源等，这些网络往往对走线距离、线宽、线间距、屏蔽等有特殊的要求；另外一些特殊封装，如BGA，自动布线很难布得有规则，也要用手工布线。
2. 自动布线以后，还要用手工布线对PCB的走线进行调整。
2.4.2 自动布线
手工布线结束以后，剩下的网络就交给自动布线器来自布。选择Tools->SPECCTRA，启动Specctra布线器的接口，设置好DO文件，按Continue就启动了Specctra布线器自动布线，结束后如果布通率为100%，那么就可以进行手工调整布线了；如果不到100%，说明布局或手工布线有问题，需要调整布局或手工布线，直至全部布通为止。
2.4.3 注意事项
a. 电源线和地线尽量加粗
b. 去耦电容尽量与VCC直接连接
c. 设置Specctra的DO文件时，首先添加Protect all wires命令，保护手工布的线不被自动布线器重布
d. 如果有混合电源层，应该将该层定义为Split/mixed Plane，在布线之前将其分割，布完线之后，使用Pour Manager的Plane Connect进行覆铜
e. 将所有的器件管脚设置为热焊盘方式，做法是将Filter设为Pins，选中所有的管脚，修改属性，在Thermal选项前打勾
f. 手动布线时把DRC选项打开，使用动态布线（Dynamic Route）
2.5 检查
检查的项目有间距（Clearance）、连接性（Connectivity）、高速规则（High Speed）和电源层（Plane），这些项目可以选择Tools->Verify Design进行。如果设置了高速规则，必须检查，否则可以跳过这一项。检查出错误，必须修改布局和布线。
注意：
有些错误可以忽略，例如有些接插件的Outline的一部分放在了板框外，检查间距时会出错；另外每次修改过走线和过孔之后，都要重新覆铜一次。
2.6 复查
复查根据“PCB检查表”，内容包括设计规则，层定义、线宽、间距、焊盘、过孔设置；还要重点复查器件布局的合理性，电源、地线网络的走线，高速时钟网络的走线与屏蔽，去耦电容的摆放和连接等。复查不合格，设计者要修改布局和布线，合格之后，复查者和设计者分别签字。
2.7 设计输出
PCB设计可以输出到打印机或输出光绘文件。打印机可以把PCB分层打印，便于设计者和复查者检查；光绘文件交给制板厂家，生产印制板。光绘文件的输出十分重要，关系到这次设计的成败，下面将着重说明输出光绘文件的注意事项。
a. 需要输出的层有布线层（包括顶层、底层、中间布线层）、电源层（包括VCC层和GND层）、丝印层（包括顶层丝印、底层丝印）、阻焊层（包括顶层阻焊和底层阻焊），另外还要生成钻孔文件（NC Drill）
b. 如果电源层设置为Split/Mixed，那么在Add Document窗口的Document项选择Routing，并且每次输出光绘文件之前，都要对PCB图使用Pour Manager的Plane Connect进行覆铜；如果设置为CAM Plane，则选择Plane，在设置Layer项的时候，要把Layer25加上，在Layer25层中选择Pads和Viasc. 在设备设置窗口（按Device Setup），将Aperture的值改为199
d. 在设置每层的Layer时，将Board Outline选上
e. 设置丝印层的Layer时，不要选择Part Type，选择顶层（底层）和丝印层的Outline、Text、Line
f. 设置阻焊层的Layer时，选择过孔表示过孔上不加阻焊，不选过孔表示家阻焊，视具体情况确定
g. 生成钻孔文件时，使用PowerPCB的缺省设置，不要作任何改动。
h. 所有光绘文件输出以后，用CAM350打开并打印，由设计者和复查者根据“PCB检查表”检查。
***********************************************************************************************
过孔
过孔（via）是多层PCB的重要组成部分之一，钻孔的费用通常占PCB制板费用的30%到40%。简单的说来，PCB上的每一个孔都可以称之为过孔。从作用上看，过孔可以分成两类：一是用作各层间的电气连接；二是用作器件的固定或定位。如果从工艺制程上来说，这些过孔一般又分为三类，即盲孔(blind via)、埋孔(buried via)和通孔(through via)。盲孔位于印刷线路板的顶层和底层表面，具有一定深度，用于表层线路和下面的内层线路的连接，孔的深度通常不超过一定的比率(孔径)。埋孔是指位于印刷线路板内层的连接孔，它不会延伸到线路板的表面。上述两类孔都位于线路板的内层，层压前利用通孔成型工艺完成，在过孔形成过程中可能还会重叠做好几个内层。第三种称为通孔，这种孔穿过整个线路板，可用于实现内部互连或作为元件的安装定位孔。由于通孔在工艺上更易于实现，成本较低，所以绝大部分印刷电路板均使用它，而不用另外两种过孔。以下所说的过孔，没有特殊说明的，均作为通孔考虑。
从设计的角度来看，一个过孔主要由两个部分组成，一是中间的钻孔（drill hole）,二是钻孔周围的焊盘区，见下图。这两部分的尺寸大小决定了过孔的大小。很显然，在高速,高密度的PCB设计时，设计者总是希望过孔越小越好，这样板上可以留有更多的布线空间，此外，过孔越小，其自身的寄生电容也越小，更适合用于高速电路。但孔尺寸的减小同时带来了成本的增加，而且过孔的尺寸不可能无限制的减小，它受到钻孔(drill)和电镀（plating）等工艺技术的限制：孔越小，钻孔需花费的时间越长，也越容易偏离中心位置；且当孔的深度超过钻孔直径的6倍时，就无法保证孔壁能均匀镀铜。比如，现在正常的一块6层PCB板的厚度（通孔深度）为50Mil左右，所以PCB厂家能提供的钻孔直径最小只能达到8Mil。
二、过孔的寄生电容
过孔本身存在着对地的寄生电容，如果已知过孔在铺地层上的隔离孔直径为D2,过孔焊盘的直径为D1,PCB板的厚度为T,板基材介电常数为ε,则过孔的寄生电容大小近似于：
C=1.41εTD1/(D2-D1)
过孔的寄生电容会给电路造成的主要影响是延长了信号的上升时间，降低了电路的速度。举例来说，对于一块厚度为50Mil的PCB板，如果使用内径为10Mil，焊盘直径为20Mil的过孔，焊盘与地铺铜区的距离为32Mil,则我们可以通过上面的公式近似算出过孔的寄生电容大致是：C=1.41x4.4x0.050x0.020/(0.032-0.020)=0.517pF，这部分电容引起的上升时间变化量为：T10-90=2.2C(Z0/2)=2.2x0.517x(55/2)=31.28ps 。从这些数值可以看出，尽管单个过孔的寄生电容引起的上升延变缓的效用不是很明显，但是如果走线中多次使用过孔进行层间的切换，设计者还是要慎重考虑的。
三、过孔的寄生电感
同样，过孔存在寄生电容的同时也存在着寄生电感，在高速数字电路的设计中，过孔的寄生电感带来的危害往往大于寄生电容的影响。它的寄生串联电感会削弱旁路电容的贡献，减弱整个电源系统的滤波效用。我们可以用下面的公式来简单地计算一个过孔近似的寄生电感：
L=5.08h[ln(4h/d)+1]其中L指过孔的电感，h是过孔的长度，d是中心钻孔的直径。从式中可以看出，过孔的直径对电感的影响较小，而对电感影响最大的是过孔的长度。仍然采用上面的例子，可以计算出过孔的电感为：L=5.08x0.050[ln(4x0.050/0.010)+1]=1.015nH 。如果信号的上升时间是1ns，那么其等效阻抗大小为：XL=πL/T10-90=3.19Ω。这样的阻抗在有高频电流的通过已经不能够被忽略，特别要注意，旁路电容在连接电源层和地层的时候需要通过两个过孔，这样过孔的寄生电感就会成倍增加。
四、高速PCB中的过孔设计
通过上面对过孔寄生特性的分析，我们可以看到，在高速PCB设计中，看似简单的过
孔往往也会给电路的设计带来很大的负面效应。为了减小过孔的寄生效应带来的不利影响，在设计中可以尽量做到：
1、从成本和信号质量两方面考虑，选择合理尺寸的过孔大小。比如对6-10层的内
存模块PCB设计来说，选用10/20Mil（钻孔/焊盘）的过孔较好，对于一些高密度的小尺寸的板子，也可以尝试使用8/18Mil的过孔。目前技术条件下，很难使用更小尺寸的过孔了。对于电源或地线的过孔则可以考虑使用较大尺寸，以减小阻抗。
2、上面讨论的两个公式可以得出，使用较薄的PCB板有利于减小过孔的两种寄
生参数。
3、PCB板上的信号走线尽量不换层，也就是说尽量不要使用不必要的过孔。
4、电源和地的管脚要就近打过孔，过孔和管脚之间的引线越短越好，因为它们会导致电感的增加。同时电源和地的引线要尽可能粗，以减少阻抗。
5、在信号换层的过孔附近放置一些接地的过孔，以便为信号提供最近的回路。甚至可以在PCB板上大量放置一些多余的接地过孔。当然，在设计时还需要灵活多变。前面讨论的过孔模型是每层均有焊盘的情况，也有的时候，我们可以将某些层的焊盘减小甚至去掉。特别是在过孔密度非常大的情况下，可能会导致在铺铜层形成一个隔断回路的断槽，解决这样的问题除了移动过孔的位置，我们还可以考虑将过孔在该铺铜层的焊盘尺寸减小。
PCB电路版图设计的常见问题
问题1：什么是零件封装，它和零件有什么区别？
答：(1)零件封装是指实际零件焊接到电路板时所指示的外观和焊点位置。
(2)零件封装只是零件的外观和焊点位置，纯粹的零件封装仅仅是空间的概念，因此不同的零件可以共用同一个零件封装；另一方面，同种零件也可以有不同的封装，如RES2代表电阻，它的封装形式有AXAIL0.4 、AXAIL0.3 、AXAIL0.6等等，所以在取用焊接零件时，不仅要知道零件名称还要知道零件的封装。
(3) 零件的封装可以在设计电路图时指定，也可以在引进网络表时指定。设计电路图时，可以在零件属性对话框中的Footprint设置项内指定，也可以在引进网络表时也可以指定零件封装。
问题2：导线、飞线和网络有什么区别？
答：导线也称铜膜走线，简称导线，用于连接各个焊点，是印刷电路板最重要的部分，印刷电路板设计都是围绕如何布置导线来进行的。
与导线有关的另外一种线，常称之为飞线也称预拉线。飞线是在引入网络表后，系统根据规则生成的，用来指引布线的一种连线。
飞线与导线是有本质的区别的。飞线只是一种形式上的连线，它只是形式上表示出各个焊点间的连接关系，没有电气的连接意义。导线则是根据飞线指示的焊点间连接关系布置的，具有电气连接意义的连接线路。
网络和导线是有所不同的，网络上还包括焊点，因此在提到网络时不仅指导线而且还包括和导线相连的焊点。
问题3：内层和中间层有什么区别？
答：中间层和内层是两个容易混淆的概念。中间层是指用于布线的中间板层，该层中布的是导线；内层是指电源层或地线层，该层一般情况下不布线，它是由整片铜膜构成。
问题4：什么是内部网络表和外部网络表，两者有什么区别？
答：网络表有外部网络表和内部网络表之分。外部网络表指引入的网络表，即Sch或者其他原理图设计软件生成的原理图网络表；内部网络表是根据引入的外部网络表，经过修改后，被PCB系统内部用于布线的网络表。严格的来说，这两种网络表是完全不同的概念，但读者可以不必严格区分。
问题5：网络表管理器有什么作用？
答：第一，引入网络表，这种网络表的引入过程实际上是将原理图设计的数据加载到印刷电路板设计系统PCB的过程。PCB设计系统中数据的所有变化，都可以通过网络宏(Netlist Macro)来完成，系统通过比较、分析网络表文件和PCB系统的内部数据，自动产生网络宏。
第二，可以利用网络表管理器直接在PCB系统中编辑电路板各个组件间的连接关系，形成网络表。
问题6：什么是类，引入类的概念有什么好处？
答：所谓类就是指具有相同意义的单元组成的集合。PCB中类定义是对用户开放的，用户可以自己定义类的意义及类的组成。 PCB中引入类主要有两个作用：
(1) 便于布线 F在电路板布线过程中，有些网络需要作特殊的处理，如一些重要的数据线为了避免电路板上其他组件的干扰，在布线时往往需要加大这些数据线和和其他组件间的安全间距。可以将这些数据线归成一个类，在设置自动布线安全间距规则时可以将这个类添加到规则中，并且适当加大安全间距，那么自动布线时，这个类中的所有数据线的安全间距都被加大；在电路板布线过程中，电源和接地线往往需要加粗，以确保连接的可靠性，可以将电源和接地线归为一类，在设置自动布线导线宽度（Width Constraint）规则时，可以将这个类添加到规则中，并且适当加大导线宽度，那么自动布线时，这个类中的电源和接地线都会变宽。
(2) 便于管理电路板组件 F对于一个大型的电路板，它上面有很多零件封装，还有成千上万条网络，很杂乱，利用类可以很方便的管理电路板。例如将电路板中的所有输入网络归类，在寻找某个输入网络时，只需在这个输入网络类里查找即可；也可以将电路板中的所有限压电阻归类，在寻找某个限压电阻时，只需在这个限压电阻类里查找即可。
问题7：如何将外加焊点加入到网络中？
答：可先将焊点加入到电路板中，然后双击焊点，打开焊点属性设置对话框，在Advaced中的Net项中选择合适的网络，即可完成焊点的放置。
问题8：内层分割有什么用处？
答：分割出来的内层可以用来连接一些重要的线路，即可以提高抗干扰能力也可以对重要的电路起保护作用。
问题9：敷铜有什么作用，应该注意些什么？
答：敷铜的主要作用是提高电路板的抗干扰能力，如果要对线路进行包导线或补泪滴，那么敷铜应该放在最后进行。
PCB设计中格点的设置
合理的使用格点系统，能是我们在PCB设计中起到事半功倍的作用。但何谓合理呢?
很多人认为格点设置的越小越好，其实不然，这里我们主要谈两个方面的问题：第一是设计不同阶段的格点选择，第二个针对布线的不同格点选择。
设计的不同阶段需要进行不同的格点设置。在布局阶段可以选用大格点进行器件布局；对于IC、非定位接插件等大器件可以选用50～100mil的格点精度进行布局，而对于阻容和电感等无源小器件选用25mil的格点进行布局。大格点的精度有利于器件对齐和布局的美观。在有BGA的设计中，如果使1.27mm的BGA，那么Fanout时我们可以设置格点精度为25mil，这样有利于fanout的过孔正好打在四个管脚的中心位置；对于1.0mm和0 .8mm的BGA，我们最好使用mm单位进行布局，这样fanout的过孔可以很好的设置。对于其他IC的fanout同样建议用大格点的设计精度进行设计。我们建议 fanout的格点最好是50mil，甚至更大。如果能保证每两个过孔之间可以走线是最好的。
在布线阶段的格点可以选择5mil（也不是一定的）。记住千万不要设置为1mil的布线格点，这样会使布线很繁琐，很费时间的。现在我们谈谈为什么在布线设计中推荐使用5mil（或其他的格点）的设计精度。通常确定设计格点的有两个因素：线宽的因素和线间距的因素，而为了我们在设计时精度和我们的设计相匹配，可以有如下一个简单的公式：(线宽＋线间距)/5=n，这里n必须为大于1的整数。从现实设计中，线宽＋线间距可以大于10。就以15为例进行说明。这样当线宽为6mil时，线间距为9mil；当线宽为7mil时，线间距为8mil。只有这样我们在设计调整时才可以用格点精度来保证设计规则的正确性。布线时的过孔格点最好也采用25mil以上。我们可以在ALLEGRO中通过大小格点的设置达到布线和过孔的格点不同。这样可以做到大过孔格点和小走线格点。
当然，格点的设置还需要在实际应用中灵活把握。不可照本宣科的照搬和教条的使用。
新手设计PCB注意事项
1. 单面焊盘：
不要用填充块来充当表面贴装元件的焊盘，应该用单面焊盘，通常情况下单面焊盘不钻孔，所以应将孔径设置为0。
2. 过孔与焊盘：
过孔不要用焊盘代替，反之亦然。
3. 文字要求：
字符标注等应尽量避免上焊盘，尤其是表面贴装元件的焊盘和在Bottem层上的焊盘，更不应印有字符和标注。如果实在空间太小放不了字符而需放在焊盘上的，又无特殊声明是否保留字符，我们在做板时将切除Bottem层上任何上焊盘的字符部分（不是整个字符切除）和切除TOP层上表贴元件焊盘上的字符部分，以保证焊接的可靠性。大铜皮上印字符的，先喷锡后印字符，字符不作切削。板外字符一律做删除处理。
4. 阻焊绿油要求：
A. 凡是按规范设计，元件的焊接点用焊盘来表示，这些焊盘（包括过孔）均会自动不上阻焊，但是若用填充块当表贴焊盘或用线段当金手指插头，而又不作特别处理，阻焊油将掩盖这些焊盘和金手指，容易造成误解性错误。
B. 电路板上除焊盘外，如果需要某些区域不上阻焊油墨（即特殊阻焊），应该在相应的图层上（顶层的画在Top Solder Mark层，底层的则画在Bottom Solder Mask 层上）用实心图形来表达不要上阻焊油墨的区域。比如要在Top层一大铜面上露出一个矩形区域上铅锡，可以直接在Top Solder Mask层上画出这个实心的矩形，而无须编辑一个单面焊盘来表达不上阻焊油墨。
C．对于有BGA的板，BGA焊盘旁的过孔焊盘在元件面均须盖绿油。
5. 铺铜区要求：
大面积铺铜无论是做成网格或是铺实铜，要求距离板边大于0.5mm。对网格的无铜格点尺寸要求大于15mil×15mil，即网格参数设定窗口中Plane Settings中的
(Grid Size值)-(Track Width值)≥15mil，Track Width值≥10,如果网格无铜格点小于15mil×15mil在生产中容易造成线路板其它部位开路，此时应铺实铜，设定:
(Grid Size值)-(Track Width值)≤-1mil。
6. 外形的表达方式:
外形加工图应该在Mech1层绘制，如板内有异形孔、方槽、方孔等也画在Mech1层上，最好在槽内写上CUT字样及尺寸，在绘制方孔、方槽等的轮廓线时要考虑加工转折点及端点的圆弧，因为用数控铣床加工，铣刀的直径一般为φ2.4mm，最小不小于φ1.2mm。如果不用1/4圆弧来表示转折点及端点圆角，应该在Mech1层上用箭头加以标注，同时请标注最终外形的公差范围。
7. 焊盘上开长孔的表达方式：
应该将焊盘钻孔孔径设为长孔的宽度，并在Mech1层上画出长孔的轮廓，注意两头是圆弧，考虑好安装尺寸。
8. 金属化孔与非金属化孔的表达：
一般没有作任何说明的通层（Multilayer）焊盘孔，都将做孔金属化，如果不要做孔金属化请用箭头和文字标注在Mech1层上。对于板内的异形孔、方槽、方孔等如果边缘有铜箔包围，请注明是否孔金属化。常规下孔和焊盘一样大或无焊盘的且又无电气性能的孔视为非金属化孔。
9. 元件脚是正方形时如何设置孔尺寸：
一般正方形插脚的边长小于3mm时，可以用圆孔装配，孔径应设为稍大于（考虑动配合）正方形的对角线值，千万不要大意设为边长值，否则无法装配。对较大的方形脚应在Mech1绘出方孔的轮廓线。
10. 当多块不同的板绘在一个文件中，并希望分割交货请在Mech1层为每块板画一个边框，板间留100mil的间距。
11.钻孔孔径的设置与焊盘最小值的关系：
一般布线的前期放置元件时就应考虑元件脚径、焊盘直径、过孔孔径及过孔盘径，以免布完线再修改带来的不便。如果将元件的焊盘成品孔直径设定为X mil，则焊盘直径应设定为≥X+18mil。
X：设定的焊孔径(我公司的工艺水平，最小值0.3mm)。
d：生产时钻孔孔径（一般等于X+6mil）
D：焊盘外径
δ：（d-X）/2：孔金属化孔壁厚度
过孔设置类似焊盘：一般过孔孔径≥0.3mm，过孔盘设为≥X+16mil。
12.
线宽
线距
焊盘与线间距
焊盘与焊盘间距
字符线宽
字符高度
建议值
≥8mil
≥8mil
≥8mil
≥8mil
≥8mil
≥45mil
极限值
5mil
5mil
5mil
5mil
6mil
35mil
13．成品孔直径（X）与电地隔离盘直径（Y）关系：Y≥X+42mil，隔离带宽12mil。
以上参数的下限值为工艺极限，为了更可靠请尽量略大于此值。
怎样做一块好的PCB板
大家都知道理做PCB板就是把设计好的原理图变成一块实实在在的PCB电路板,请别小看这一过程,有很多原理上行得通的东西在工程中却难以实现,或是别人能实现的东西另一些人却实现不了,因此说做一块PCB板不难,但要做好一块PCB板却不是一件容易的事情。
微电子领域的两大难点在于高频信号和微弱信号的处理,在这方面PCB制作水平就显得尤其重要,同样的原理设计,同样的元器件,不同的人制作出来的PCB就具有不同的结果,那么如何才能做出一块好的PCB板呢?根据我们以往的经验,想就以下几方面谈谈自己的看法:
一:要明确设计目标
接受到一个设计任务,首先要明确其设计目标,是普通的PCB板、高频PCB板、小信号处理PCB板还是既有高频率又有小信号处理的PCB板，如果是普通的PCB板,只要做到布局布线合理整齐,机械尺寸准确无误即可,如有中负载线和长线,就要采用一定的手段进行处理,减轻负载,长线要加强驱动,重点是防止长线反射。 当板上有超过40MHz的信号线时，就要对这些信号线进行特殊的考虑，比如线间串扰等问题。如果频率更高一些，对布线的长度就有更严格的限制，根据分布参数的网络理论，高速电路与其连线间的相互作用是决定性因素，在系统设计时不能忽略。随着门传输速度的提高，在信号线上的反对将会相应增加，相邻信号线间的串扰将成正比地增加，通常高速电路的功耗和热耗散也都很大，在做高速PCB时应引起足够的重视。
当板上有毫伏级甚至微伏级的微弱信号时，对这些信号线就需要特别的关照，小信号由于太微弱，非常容易受到其它强信号的干扰，屏蔽措施常常是必要的，否则将大大降低信噪比。以致于有用信号被噪声淹没，不能有效地提取出来。
对板子的调测也要在设计阶段加以考虑，测试点的物理位置，测试点的隔离等因素不可忽略，因为有些小信号和高频信号是不能直接把探头加上去进行测量的。
此外还要考虑其他一些相关因素，如板子层数，采用元器件的封装外形，板子的机械强度等。在做PCB板子前，要做出对该设计的设计目标心中有数。
二 了解所用元器件的功能对布局布线的要求
我们知道，有些特殊元器件在布局布线时有特殊的要求，比如LOTI和APH所用的模拟信号放大器，模拟信号放大器对电源要求要平稳、纹波小。模拟小信号部分要尽量远离功率器件。在OTI板上，小信号放大部分还专门加有屏蔽罩，把杂散的电磁干扰给屏蔽掉。NTOI板上用的GLINK芯片采用的是ECL工艺，功耗大发热厉害，对散热问题必须在布局时就必须进行特殊考虑，若采用自然散热，就要把GLINK芯片放在空气流通比较顺畅的地方，而且散出来的热量还不能对其它芯片构成大的影响。如果板子上装有喇叭或其他大功率的器件，有可能对电源造成严重的污染这一点也应引起足够的重视.
三. 元器件布局的考虑
元器件的布局首先要考虑的一个因素就是电性能，把连线关系密切的元器件尽量放在一起，尤其对一些高速线，布局时就要使它尽可能地短，功率信号和小信号器件要分开。在满足电路性能的前提下，还要考虑元器件摆放整齐、美观，便于测试，板子的机械尺寸，插座的位置等也需认真考虑。
高速系统中的接地和互连线上的传输延迟时间也是在系统设计时首先要考虑的因素。信号线上的传输时间对总的系统速度影响很大，特别是对高速的ECL电路，虽然集成电路块本身速度很高，但由于在底板上用普通的互连线（每30cm线长约有2ns的延迟量）带来延迟时间的增加，可使系统速度大为降低.象移位寄存器，同步计数器这种同步工作部件最好放在同一块插件板上，因为到不同插件板上的时钟信号的传输延迟时间不相等，可能使移位寄存器产主错误，若不能放在一块板上，则在同步是关键的地方，从公共时钟源连到各插件板的时钟线的长度必须相等。
四，对布线的考虑
随着OTNI和星形光纤网的设计完成，以后会有更多的100MHz以上的具有高速信号线的板子需要设计，这里将介绍高速线的一些基本概念。
1．传输线
印制电路板上的任何一条“长”的信号通路都可以视为一种传输线。如果该线的传输延迟时间比信号上升时间短得多，那么信号上升期间所产主的反射都将被淹没。不再呈现过冲、反冲和振铃，对现时大多数的MOS电路来说，由于上升时间对线传输延迟时间之比大得多，所以走线可长以米计而无信号失真。而对于速度较快的逻辑电路，特别是超高速ECL。
集成电路来说，由于边沿速度的增快，若无其它措施，走线的长度必须大大缩短，以保持信号的完整性。
有两种方法能使高速电路在相对长的线上工作而无严重的波形失真，TTL对快速下降边沿采用肖特基二极管箝位方法，使过冲量被箝制在比地电位低一个二极管压降的电平上，这就减少了后面的反冲幅度，较慢的上升边缘允许有过冲，但它被在电平“H”状态下电路的相对高的输出阻抗（50～80Ω）所衰减。此外，由于电平“H”状态的抗扰度较大，使反冲问题并不十分突出，对HCT系列的器件，若采用肖特基二极管箝位和串联电阻端接方法相结合，其改善的效果将会更加明显。
当沿信号线有扇出时，在较高的位速率和较快的边沿速率下，上述介绍的TTL整形方法显得有些不足。因为线中存在着反射波，它们在高位速率下将趋于合成，从而引起信号严重失真和抗干扰能力降低。因此，为了解决反射问题，在ECL系统中通常使用另外一种方法：线阻抗匹配法。用这种方法能使反射受到控制，信号的完整性得到保证。
严格他说，对于有较慢边沿速度的常规TTL和CMOS器件来说，传输线并不是十分需要的.对有较快边沿速度的高速ECL器件，传输线也不总是需要的。但是当使用传输线时，它们具有能预测连线时延和通过阻抗匹配来控制反射和振荡的优点。1
决定是否采用传输线的基本因素有以下五个。它们是： （1）系统信号的沿速率， （2）连线距离 （3）容性负载(扇出的多少)， （4）电阻性负载（线的端接方式）； （5）允许的反冲和过冲百分比（交流抗扰度的降低程度）。
2．传输线的几种类型
(1) 同轴电缆和双绞线：它们经常用在系统与系统之间的连接。同轴电缆的特性阻抗通常有50Ω和75Ω，双绞线通常为110Ω。
（2）印制板上的微带线
微带线是一根带状导(信号线)．与地平面之间用一种电介质隔离开。如果线的厚度、宽度以及与地平面之间的距离是可控制的，则它的特性阻抗也是可以控制的。微带线的特性阻抗Z0为：
式中：【Er为印制板介质材料的相对介电常数
6为介电质层的厚度
W为线的宽度
t为线的厚度
单位长度微带线的传输延迟时间，仅仅取决于介电常数而与线的宽度或间隔无关。
(3)印制板中的带状线
带状线是一条置于两层导电平面之间的电介质中间的铜带线。如果线的厚度和宽度、介质的介电常数以及两层导电平面间的距离是可控的，那么线的特性阻抗也是可控的，带状线的特性阻抗乙为:
式中：b是两块地线板间的距离
W为线的宽度
t为线的厚度
同样，单位长度带状线的传输延迟时间与线的宽度或间距是无关的；仅取决于所用介质的相对介电常数。
3．端接传输线
在一条线的接收端用一个与线特性阻抗相等的电阻端接，则称该传输线为并联端接线。它主要是为了获得最好的电性能，包括驱动分布负载而采用的。
有时为了节省电源消耗，对端接的电阻上再串接一个104电容形成交流端接电路，它能有效地降低直流损耗。
在驱动器和传输线之间串接一个电阻，而线的终端不再接端接电阻，这种端接方法称之为串联端接。较长线上的过冲和振铃可用串联阻尼或串联端接技术来控制.串联阻尼是利用一个与驱动门输出端串联的小电阻（一般为10～75Ω）来实现的.这种阻尼方法适合与特性阻抗来受控制的线相联用(如底板布线，无地平面的电路板和大多数绕接线等。
串联端接时串联电阻的值与电路（驱动门）输出阻抗之和等于传输线的特性阻抗.串联联端接线存在着只能在终端使用集总负载和传输延迟时间较长的缺点.但是，这可以通过使用多余串联端接传输线的方法加以克服。
4．非端接传输线
如果线延迟时间比信号上升时间短得多，可以在不用串联端接或并联端接的情况下使用传输线，如果一根非端接线的双程延迟（信号在传输线上往返一次的时间）比脉冲信号的上升时间短，那么由于非端接所引起的反冲大约是逻辑摆幅的15％。最大开路线长度近似为：
Lmax＜tr/2tpd
式中：tr为上升时间
tpd为单位线长的传输延迟时间
5．几种端接方式的比较
并联端接线和串联端接线都各有优点，究竟用哪一种，还是两种都用，这要看设计者的爱好和系统的要求而定。 并联端接线的主要优点是系统速度快和信号在线上传输完整无失真。长线上的负载既不会影响驱动长线的驱动门的传输延迟时间，又不会影响它的信号边沿速度，但将使信号沿该长线的传输延迟时间增大。在驱动大扇出时，负载可经分支短线沿线分布，而不象串联端接中那样必须把负载集总在线的终端。
串联端接方法使电路有驱动几条平行负载线的能力，串联端接线由于容性负载所引起的延迟时间增量约比相应并联端接线的大一倍，而短线则因容性负载使边沿速度放慢和驱动门延迟时间增大，但是，串联端接线的串扰比并联端接线的要小，其主要原因是沿串联端接线传送的信号幅度仅仅是二分之一的逻辑摆幅，因而开关电流也只有并联端接的开关电流的一半，信号能量小串扰也就小。
二PCB板的布线技术
做PCB时是选用双面板还是多层板，要看最高工作频率和电路系统的复杂程度以及对组装密度的要求来决定。在时钟频率超过200MHZ时最好选用多层板。如果工作频率超过350MHz，最好选用以聚四氟乙烯作为介质层的印制电路板，因为它的高频衰耗要小些，寄生电容要小些，传输速度要快些，还由于Z0较大而省功耗，对印制电路板的走线有如下原则要求
（1）所有平行信号线之间要尽量留有较大的间隔，以减少串扰。如果有两条相距较近的信号线，最好在两线之间走一条接地线，这样可以起到屏蔽作用。
(2) 设计信号传输线时要避免急拐弯，以防传输线特性阻抗的突变而产生反射，要尽量设计成具有一定尺寸的均匀的圆弧线。
印制线的宽度可根据上述微带线和带状线的特性阻抗计算公式计算，印制电路板上的微带线的特性阻抗一般在50～120Ω之间。要想得到大的特性阻抗，线宽必须做得很窄。但很细的线条又不容易制作。综合各种因素考虑，一般选择68Ω左右的阻抗值比较合适，因为选择68Ω的特性阻抗，可以在延迟时间和功耗之间达到最佳平衡。一条50Ω的传输线将消耗更多的功率；较大的阻抗固然可以使消耗功率减少，但会使传输延迟时间憎大。由于负线电容会造成传输延迟时间的增大和特性阻抗的降低。但特性阻抗很低的线段单位长度的本征电容比较大，所以传输延迟时间及特性阻抗受负载电容的影响较小。具有适当端接的传输线的一个重要特征是，分枝短线对线延迟时间应没有什么影响。当Z0为50Ω时。分枝短线的长度必须限制在2．5cm以内．以免出现很大的振铃。
（4）对于双面板（或六层板中走四层线）．电路板两面的线要互相垂直，以防止互相感应产主串扰。
（5）印制板上若装有大电流器件，如继电器、指示灯、喇叭等，它们的地线最好要分开单独走，以减少地线上的噪声，这些大电流器件的地线应连到插件板和背板上的一个独立的地总线上去，而且这些独立的地线还应该与整个系统的接地点相连接。
（6）如果板上有小信号放大器，则放大前的弱信号线要远离强信号线，而且走线要尽可能地短，如有可能还要用地线对其进行屏蔽。
射频电路PCB设计
射频电路PCB设计
介绍采用Protel99 SE进行射频电路PCB设计的流程。为保证电路性能，在进行射频电路PCB设计时应考虑电磁兼容性，因而重点讨论元器件的布线原则来达到电磁兼容的目的。
关键词：射频电路 PCB 电磁兼容 布局
随着通信技术的发展，手持无线射频电路技术运用越来越广，如：无线寻呼机、手机、无线PDA等，其中的射频电路的性能指标直接影响整个产品的质量。这些掌上产品的一个最大特点就是小型化，而小型化意味着元器件的密度很大，这使得元器件（包括SMD、SMC、裸片等）的相互干扰十分突出。电磁干扰信号如果处理不当，可能造成整个电路系统的无法正常工作，因此，如何防止和抑制电磁干扰，提高电磁兼容性，就成为设计射频电路PCB时的一个非常重要的课题。同一电路，不同的PCB设计结构，其性能指标会相差很大。本讨论采用Protel99 SE软件进行掌上产品的射频电路PCB设计时，如果最大限度地实现电路的性能指标，以达到电磁兼容要求。
1 板材的选择
印刷电路板的基材包括有机类与无机类两大类。基材中最重要的性能是介电常数εr、耗散因子（或称介质损耗）tanδ、热膨胀系数CET和吸湿率。其中εr影响电路阻抗及信号传输速率。对于高频电路，介电常数公差是首要考虑的更关键因素，应选择介电常数公差小的基材。
2 PCB设计流程
由于Protel99 SE软件的使用与Protel 98等软件不同，因此，首先简要讨论采用Protel99 SE软件进行PCB设计的流程。
①由于Protel99 SE采用的是工程（PROJECT）数据库模式管理，在Windows 99下是隐含的，所以应先键立1个数据库文件用于管理所设计的电路原理图与PCB版图。
②原理图的设计。为了可以实现网络连接，在进行原理设计之间，所用到的元器件都必须在元器件库中存在，否则，应在SCHLIB中做出所需的元器件并存入库文件中。然后，只需从元器件库中调用所需的元器件，并根据所设计的电路图进行连接即可。
③原理图设计完成后，可形成一个网络表以备进行PCB设计时使用。
④PCB的设计。a.PCB外形及尺寸的确定。根据所设计的PCB在产品的位置、空间的大小、形状以及与其它部件的配合来确定PCB的外形与尺寸。在MECHANICAL LAYER层用PLACE TRACK命令画出PCB的外形。b.根据SMT的要求，在PCB上制作定位孔、视眼、参考点等。c.元器件的制作。假如需要使用一些元器件库中不存在的特殊元器件，则在布局之前需先进行元器件的制作。在Protel99 SE中制作元器件的过程比较简单，选择“DESIGN”菜单中的“MAKE LIBRARY”命令后就进入了元器件制作窗口，再选择“TOOL”菜单中的“NEW COMPONENT”命令就可以进行元器件的设计。这时只需根据实际元器件的形状、大小等在TOP LAYER层以PLACE PAD等命令在一定的位置画出相应的焊盘并编辑成所需的焊盘（包括焊盘形状、大小、内径尺寸及角度等，另外还应标出焊盘相应的引脚名），然后以PLACE TRACK命令在TOP OVERLAYER层中画出元器件的最大外形，取一个元器件名存入元器件库中即可。d.元器件制作完成后，进行布局及布线，这两部分在下面具体进行讨论。e.以上过程完成后必须进行检查。这一方面包括电路原理的检查，另一方面还必须检查相互间的匹配及装配问题。电路原理的检查可以人工检查，也可以采用网络自动检查（原理图形成的网络与PCB形成的网络进行比较即可）。f.检查无误后，对文件进行存档、输出。在Protel99 SE中必须使用“FILE”选项中的“EXPORT”命令，把文件存放到指定的路径与文件中（“IMPORT”命令则是把某一文件调入到Protel99 SE中）。注：在Protel99 SE中“FILE”选项中的“SAVE COPY AS…”命令执行后，所选取的文件名在Windows 98中是不可见的，所以在资源管理器中是看不到该文件的。这与Protel 98中的“SAVE AS…”功能不完全一样。
3 元器件的布局
由于SMT一般采用红外炉热流焊来实现元器件的焊接，因而元器件的布局影响到焊点的质量，进而影响到产品的成品率。而对于射频电路PCB设计而言，电磁兼容性要求每个电路模块尽量不产生电磁辐射，并且具有一定的抗电磁干扰能力，因此，元器件的布局还直接影响到电路本身的干扰及抗干扰能力，这也直接关系到所设计电路的性能。因此，在进行射频电路PCB设计时除了要考虑普通PCB设计时的布局外，主要还须考虑如何减小射频电路中各部分之间相互干扰、如何减小电路本身对其它电路的干扰以及电路本身的抗干扰能力。根据经验，对于射频电路效果的好坏不仅取决于射频电路板本身的性能指标，很大部分还取决于与CPU处理板间的相互影响，因此，在进行PCB设计时，合理布局显得尤为重要。
布局总原则：元器件应尽可能同一方向排列，通过选择PCB进入熔锡系统的方向来减少甚至避免焊接不良的现象；根据经验元器件间最少要有0.5mm的间距才能满足元器件的熔锡要求，若PCB板的空间允许，元器件的间距应尽可能宽。对于双面板一般应设计一面为SMD及SMC元件，另一面则为分立元件。
布局中应注意：
*首先确定与其它PCB板或系统的接口元器件在PCB板上的位置，必须注意接口元器件间的配合问题（如元器件的方向等）。
*因为掌上用品的体积都很小，元器件间排列很紧凑，因此对于体积较大的元器件，必须优先考虑，确定出相应位置，并考虑相互间的配合问题。
*认真分析电路结构，对电路进行分块处理（如高频放大电路、混频电路及解调电路等），尽可能将强电信号和弱电信号分开，将数字信号电路和模拟信号电路分开，完成同一功能的电路应尽量安排在一定的范围之内，从而减小信号环路面积；各部分电路的滤波网络必须就近连接，这样不仅可以减小辐射，而且可以减少被干扰的几率，根据电路的抗干扰能力。
*根据单元电路在使用中对电磁兼容性敏感程度不同进行分组。对于电路中易受干扰部分的元器件在布局时还应尽量避开干扰源（比如来自数据处理板上CPU的干扰等）。
4 布线
在基本完成元器件的布局后，就可开始布线了。布线的基本原则为：在组装密度许可情况下后，尽量选用低密度布线设计，并且信号走线尽量粗细一致，有利于阻抗匹配。
对于射频电路，信号线的走向、宽度、线间距的不合理设计，可能造成信号信号传输线之间的交叉干扰；另外，系统电源自身还存在噪声干扰，所以在设计射频电路PCB时一定要综合考虑，合理布线。
布线时，所有走线应远离PCB板的边框（2mm左右），以免PCB板制作时造成断线或有断线的隐患。电源线要尽中能宽，以减少环路电阻，同时，使电源线、地线的走向和数据传递的方向一致，以提高抗干扰能力；所布信号线应尽可能短，并尽量减少过孔数目；各元器件间的连线越短越好，以减少分布参数和相互间的电磁干扰；对于不相容的信号线应量相互远离，而且尽量避免平行走线，而在正向两面的信号线应用互垂直；布线时在需要拐角的地址方应以135°角为宜，避免拐直角。
布线时与焊盘直接相连的线条不宜太宽，走线应尽量离开不相连的元器件，以免短路；过孔不腚画在元器件上，且应尽量远离不相连的元器件，以免在生产中出现虚焊、连焊、短路等现象。
在射频电路PCB设计中，电源线和地线的正确布线显得尤其重要，合理的设计是克服电磁干扰的最重要的手段。PCB上相当多的干扰源是通过电源和地线产生的，其中地线引起的噪声干扰最大。
地线容易形成电磁干扰的主要原因于地线存在阻抗。当有电流流过地线时，就会在地线上产生电压，从而产生地线环路电流，形成地线的环路干扰。当多个电路共用一段地线时，就会形成公共阻抗耦合，从而产生所谓的地线噪声。因此，在对射频电路PCB的地线进行布线时应该做到：
*首先，对电路进行分块处理，射频电路基本上可分成高频放大、混频、解调、本振等部分，要为各个电路模块提供一个公共电位参考点即各模块电路各自的地线，这样信号就可以在不同的电路模块之间传输。然后，汇总于射频电路PCB接入地线的地方，即汇总于总地线。由于只存在一个参考点，因此没有公共阻抗耦合存在，从而也就没有相互干扰问题。
*数字区与模拟区尽可能地线进行隔离，并且数字地与模拟地要分离，最后接于电源地。
*在各部分电路内部的地线也要注意单点接地原则，尽量减小信号环路面积，并与相应的滤波电路的地址就近相接。
*在空间允许的情况下，各模块之间最好能以地线进行隔离，防止相互之间的信号耦合效应。
5 结论
射频电路PCB设计的关键在于如何减少辐射能力以及如何提高抗干扰能力，合理的布局与布线是设计射频电路PCB的保证。文中所述方法有利于提高射频电路PCB设计的可靠性，解决好电磁干扰问题，进而达到电磁兼容的目的。
设计技巧整理
设计技巧整理
1.DOS版Protel软件设计的PCB文件为何在我的电脑里调出来不是全图？
有许多老电子工程师在刚开始用电脑绘制PCB线路图时都遇到过这样的问题，难道是我的电脑内存不够吗？
我的电脑可有64M内存呀！可屏幕上的图形为何还是缺胳膊少腿的呢？不错，就是内存配置有问题，您只需在您的CONFIG.SYS文件（此文件在C:\根目录下，若没有，则创建一个）中加上如下几行，存盘退出后
重新启动电脑即可。
DEVICE=C:\WINDOWS\SETVER.EXE
DEVICE=C:\WINDOWS\HIMEM.SYS
DEVICE=C:\WINDOWS\EMM386.EXE
16000
2.如何确定大电流导线线宽？
请见1989年国防工业出版社出版的《电子工业生产技术手册》Vol12中的图形说明。
3.为何要将PCB文件转换为GERBER文件和钻孔数据后交PCB厂制板？
大多数工程师都习惯于将PCB文件设计好后直接送PCB厂加工，而国际上比较流行的做法是将PCB文件转换为GERBER文件和钻孔数据后交PCB厂，为何要“多此一举”呢？
因为电子工程师和PCB工程师对PCB的理解不一样，由PCB工厂转换出来的GERBER文件可能不是您所要的，如您在设计时将元件的参数都定义在PCB文件中，您又不想让这些参数显示在PCB成品上，您未作说明，PCB厂依葫芦画瓢将这些参数都留在了PCB成品上。这只是一个例子。若您自己将PCB文件转换成GERBER文件就可避免此类事件发生。
GERBER文件是一种国际标准的光绘格式文件，它包含RS-274-D和RS-274-X两种格式，其中RS-274-D称为基本GERBER格式，并要同时附带D码文件才能完整描述一张图形；RS-274-X称为扩展GERBER格式，它本身包含有D码信息。常用的CAD软件都能生成此二种格式文件。
如何检查生成的GERBER正确性？您只需在免费软件
Viewmate V6.3中导入这些GERBER文件和D码文件即可在屏幕上看到或通过打印机打出。
钻孔数据也能由各种CAD软件产生，一般格式为Excellon，在Viewmate中也能显示出来。没有钻孔数据当然做不出PCB了。
4.如何提高布通率？
完成一个印制板图的设计一般都要经过原理图输入--网络表生成--定义Keepout Layer--网络表（元件）加载--元件布局--自动（手动）布线等过程。现今市面上流行的几种软件在元件自动步局功能上都不是很强大，往往通过手工步局更能提高布通率，但请别忘了充分运用Move to Gird 功能，她能将元件自动移到网格交叉点上，对提高布通率大有益处。
5.PCB文件中如何加上汉字？
在PCB文件中加汉字的方法有很多种，本人比较喜欢的方法还是下面将要介绍的：
A.前提条件：您的PC中应安装有Protel99软件并能正常运行.
B.步骤：将windows目录中的client99.rcs英文菜单文件copy
到另一目录下保存起来;
下载Protel99cn.zip
解包后将其中的client99.rcs复制到windows目录下; 再将其他文件复制到Design Explorer
99目录中；重新启动计算机后运行Protel99即会出现中文菜单，在放置|汉字菜单中可实现加汉字功能。
用PROTEL99制作印刷电路版的基本流程
一、电路版设计的先期工作
1、利用原理图设计工具绘制原理图，并且生成对应的网络表。当然，有些特殊情况下，如电路版比较简单，已经有了网络表等情况下也可以不进行原理图的设计，直接进入PCB设计系统，在PCB设计系统中，可以直接取用零件封装，人工生成网络表。
2、手工更改网络表 将一些元件的固定用脚等原理图上没有的焊盘定义到与它相通的网络上，没任何物理连接的可定义到地或保护地等。将一些原理图和PCB封装库中引脚名称不一致的器件引脚名称改成和PCB封装库中的一致，特别是二、三极管等。
二、画出自己定义的非标准器件的封装库
建议将自己所画的器件都放入一个自己建立的PCB 库专用设计文件。
三、设置PCB设计环境和绘制印刷电路的版框含中间的镂空等
1、进入PCB系统后的第一步就是设置PCB设计环境，包括设置格点大小和类型，光标类型，版层参数，布线参数等等。大多数参数都可以用系统默认值，而且这些参数经过设置之后，符合个人的习惯，以后无须再去修改。
2、规划电路版，主要是确定电路版的边框，包括电路版的尺寸大小等等。在需要放置固定孔的地方放上适当大小的焊盘。对于3mm 的螺丝可用6.5~8mm 的外径和3.2~3.5mm 内径的焊盘对于标准板可从其它板或PCB izard 中调入。
注意：在绘制电路版地边框前，一定要将当前层设置成Keep Out层，即禁止布线层。
四、打开所有要用到的PCB 库文件后，调入网络表文件和修改零件封装
这一步是非常重要的一个环节，网络表是PCB自动布线的灵魂，也是原理图设计与印象电路版设计的接口，只有将网络表装入后，才能进行电路版的布线。
在原理图设计的过程中，ERC检查不会涉及到零件的封装问题。因此，原理图设计时，零件的封装可能被遗忘，在引进网络表时可以根据设计情况来修改或补充零件的封装。
当然，可以直接在PCB内人工生成网络表，并且指定零件封装。
五、布置零件封装的位置，也称零件布局
Protel99可以进行自动布局,也可以进行手动布局。如果进行自动布局，运行"Tools"下面的"Auto Place",用这个命令，你需要有足够的耐心。布线的关键是布局，多数设计者采用手动布局的形式。用鼠标选中一个元件，按住鼠标左键不放，拖住这个元件到达目的地，放开左键，将该元件固定。Protel99在布局方面新增加了一些技巧。新的交互式布局选项包含自动选择和自动对齐。使用自动选择方式可以很快地收集相似封装的元件，然后旋转、展开和整理成组，就可以移动到板上所需位置上了。当简易的布局完成后，使用自动对齐方式整齐地展开或缩紧一组封装相似的元件。
提示：在自动选择时，使用Shift+X或Y和Ctrl+X或Y可展开和缩紧选定组件的X、Y方向。
注意：零件布局，应当从机械结构散热、电磁干扰、将来布线的方便性等方面综合考虑。先布置与机械尺寸有关的器件，并锁定这些器件，然后是大的占位置的器件和电路的核心元件，再是外围的小元件。
六、根据情况再作适当调整然后将全部器件锁定
假如板上空间允许则可在板上放上一些类似于实验板的布线区。对于大板子，应在中间多加固定螺丝孔。板上有重的器件或较大的接插件等受力器件边上也应加固定螺丝孔，有需要的话可在适当位置放上一些测试用焊盘，最好在原理图中就加上。将过小的焊盘过孔改大，将所有固定螺丝孔焊盘的网络定义到地或保护地等。
放好后用VIEW3D 功能察看一下实际效果，存盘。
七、布线规则设置
布线规则是设置布线的各个规范（象使用层面、各组线宽、过孔间距、布线的拓朴结构等部分规则，可通过Design-Rules 的Menu 处从其它板导出后，再导入这块板）这个步骤不必每次都要设置，按个人的习惯，设定一次就可以。
选Design-Rules 一般需要重新设置以下几点:
1、安全间距(Routing标签的Clearance Constraint)
它规定了板上不同网络的走线焊盘过孔等之间必须保持的距离。一般板子可设为0.254mm，较空的板子可设为0.3mm，较密的贴片板子可设为0.2-0.22mm，极少数印板加工厂家的生产能力在0.1-0.15mm，假如能征得他们同意你就能设成此值。0.1mm 以下是绝对禁止的。
2、走线层面和方向（Routing标签的Routing Layers）
此处可设置使用的走线层和每层的主要走线方向。请注意贴片的单面板只用顶层，直插型的单面板只用底层，但是多层板的电源层不是在这里设置的（可以在Design-Layer Stack Manager中，点顶层或底层后，用Add Plane 添加，用鼠标左键双击后设置，点中本层后用Delete 删除），机械层也不是在这里设置的（可以在Design-Mechanical Layer 中选择所要用到的机械层，并选择是否可视和是否同时在单层显示模式下显示）。
机械层1 一般用于画板子的边框；
机械层3 一般用于画板子上的挡条等机械结构件；
机械层4 一般用于画标尺和注释等，具体可自己用PCB Wizard 中导出一个PCAT结构的板子看一下。
3、过孔形状（Routing标签的Routing Via Style）
它规定了手工和自动布线时自动产生的过孔的内、外径，均分为最小、最大和首选值，其中首选值是最重要的，下同。
4、走线线宽（Routing标签的Width Constraint）
它规定了手工和自动布线时走线的宽度。整个板范围的首选项一般取0.2-0.6mm，另添加一些网络或网络组（Net Class）的线宽设置，如地线、+5 伏电源线、交流电源输入线、功率输出线和电源组等。网络组可以事先在Design-Netlist Manager中定义好，地线一般可选1mm 宽度，各种电源线一般可选0.5-1mm 宽度，印板上线宽和电流的关系大约是每毫米线宽允许通过1安培的电流，具体可参看有关资料。当线径首选值太大使得SMD 焊盘在自动布线无法走通时，它会在进入到SMD 焊盘处自动缩小成最小宽度和焊盘的宽度之间的一段走线，其中Board 为对整个板的线宽约束，它的优先级最低，即布线时首先满足网络和网络组等的线宽约束条件。
5、敷铜连接形状的设置（Manufacturing标签的Polygon Connect Style）
建议用Relief Connect 方式导线宽度Conductor Width 取0.3-0.5mm 4 根导线45 或90 度。
其余各项一般可用它原先的缺省值，而象布线的拓朴结构、电源层的间距和连接形状匹配的网络长度等项可根据需要设置。
选Tools-Preferences，其中Options 栏的Interactive Routing 处选Push Obstacle （遇到不同网络的走线时推挤其它的走线，Ignore Obstacle为穿过，Avoid Obstacle 为拦断）模式并选中Automatically Remove （自动删除多余的走线）。Defaults 栏的Track 和Via 等也可改一下，一般不必去动它们。
在不希望有走线的区域内放置FILL 填充层，如散热器和卧放的两脚晶振下方所在布线层，要上锡的在Top 或Bottom Solder 相应处放FILL。
布线规则设置也是印刷电路版设计的关键之一，需要丰富的实践经验。
八、自动布线和手工调整
1、点击菜单命令Auto Route/Setup 对自动布线功能进行设置
选中除了Add Testpoints 以外的所有项，特别是选中其中的Lock All Pre-Route 选项，Routing Grid 可选1mil 等。自动布线开始前PROTEL 会给你一个推荐值可不去理它或改为它的推荐值，此值越小板越容易100%布通，但布线难度和所花时间越大。
2、点击菜单命令Auto Route/All 开始自动布线
假如不能完全布通则可手工继续完成或UNDO 一次（千万不要用撤消全部布线功能，它会删除所有的预布线和自由焊盘、过孔）后调整一下布局或布线规则，再重新布线。完成后做一次DRC，有错则改正。布局和布线过程中，若发现原理图有错则应及时更新原理图和网络表，手工更改网络表（同第一步），并重装网络表后再布。
3、对布线进行手工初步调整
需加粗的地线、电源线、功率输出线等加粗，某几根绕得太多的线重布一下，消除部分不必要的过孔，再次用VIEW3D 功能察看实际效果。手工调整中可选Tools-Density Map 查看布线密度，红色为最密，黄色次之，绿色为较松，看完后可按键盘上的End 键刷新屏幕。红色部分一般应将走线调整得松一些，直到变成黄色或绿色。
九、切换到单层显示模式下（点击菜单命令Tools/Preferences，选中对话框中Display栏的Single Layer Mode）
将每个布线层的线拉整齐和美观。手工调整时应经常做DRC，因为有时候有些线会断开而你可能会从它断开处中间走上好几根线，快完成时可将每个布线层单独打印出来，以方便改线时参考，其间也要经常用3D显示和密度图功能查看。
最后取消单层显示模式，存盘。
十、如果器件需要重新标注可点击菜单命令Tools/Re-Annotate 并选择好方向后，按OK钮。
并回原理图中选Tools-Back Annotate 并选择好新生成的那个*.WAS 文件后，按OK 钮。原理图中有些标号应重新拖放以求美观，全部调完并DRC 通过后，拖放所有丝印层的字符到合适位置。
注意字符尽量不要放在元件下面或过孔焊盘上面。对于过大的字符可适当缩小，DrillDrawing 层可按需放上一些坐标（Place-Coordinate）和尺寸（（Place-Dimension）。
最后再放上印板名称、设计版本号、公司名称、文件首次加工日期、印板文件名、文件加工编号等信息（请参见第五步图中所示）。并可用第三方提供的程序来加上图形和中文注释如BMP2PCB.EXE 和宏势公司ROTEL99 和PROTEL99SE 专用PCB 汉字输入程序包中的FONT.EXE 等。
十一、对所有过孔和焊盘补泪滴
补泪滴可增加它们的牢度，但会使板上的线变得较难看。顺序按下键盘的S 和A 键（全选），再选择Tools-Teardrops，选中General 栏的前三个，并选Add 和Track 模式，如果你不需要把最终文件转为PROTEL 的DOS 版格式文件的话也可用其它模式，后按OK 钮。完成后顺序按下键盘的X 和A 键（全部不选中）。对于贴片和单面板一定要加。
十二、放置覆铜区
将设计规则里的安全间距暂时改为0.5-1mm 并清除错误标记，选Place-Polygon Plane 在各布线层放置地线网络的覆铜（尽量用八角形，而不是用圆弧来包裹焊盘。最终要转成DOS 格式文件的话，一定要选择用八角形）。下图即为一个在顶层放置覆铜的设置举例：
设置完成后，再按OK 扭，画出需覆铜区域的边框，最后一条边可不画，直接按鼠标右键就可开始覆铜。它缺省认为你的起点和终点之间始终用一条直线相连，电路频率较高时可选Grid Size 比Track Width 大，覆出网格线。
相应放置其余几个布线层的覆铜，观察某一层上较大面积没有覆铜的地方，在其它层有覆铜处放一个过孔，双击覆铜区域内任一点并选择一个覆铜后，直接点OK，再点Yes 便可更新这个覆铜。几个覆铜多次反复几次直到每个覆铜层都较满为止。将设计规则里的安全间距改回原值。
十三、最后再做一次DRC
选择其中Clearance Constraints Max/Min Width Constraints Short Circuit Constraints 和Un-Routed Nets Constraints 这几项，按Run DRC 钮，有错则改正。全部正确后存盘。
十四、对于支持PROTEL99SE 格式（PCB4.0）加工的厂家可在观看文档目录情况下，将这个文件导出为一个*.PCB 文件；对于支持PROTEL99 格式（PCB3.0）加工的厂家，可将文件另存为PCB 3.0 二进制文件，做DRC。通过后不存盘退出。在观看文档目录情况下，将这个文件导出为一个*.PCB 文件。由于目前很大一部分厂家只能做DOS 下的PROTEL AUTOTRAX 画的板子，所以以下这几步是产生一个DOS 版PCB 文件必不可少的：
1、将所有机械层内容改到机械层1，在观看文档目录情况下，将网络表导出为*.NET 文件，在打开本PCB 文件观看的情况下，将PCB 导出为PROTEL PCB 2.8 ASCII FILE 格式的*.PCB 文件。
2 、用PROTEL FOR WINDOWS PCB 2.8 打开PCB 文件，选择文件菜单中的另存为，并选择Autotrax 格式存成一个DOS 下可打开的文件。
3、用DOS 下的PROTEL AUTOTRAX 打开这个文件。个别字符串可能要重新拖放或调整大小。上下放的全部两脚贴片元件可能会产生焊盘X-Y大小互换的情况，一个一个调整它们。大的四列贴片IC 也会全部焊盘X-Y 互换，只能自动调整一半后，手工一个一个改，请随时存盘，这个过程中很容易产生人为错误。PROTEL DOS 版可是没有UNDO 功能的。假如你先前布了覆铜并选择了用圆弧来包裹焊盘，那么现在所有的网络基本上都已相连了，手工一个一个删除和修改这些圆弧是非常累的，所以前面推荐大家一定要用八角形来包裹焊盘。这些都完成后，用前面导出的网络表作DRC Route 中的Separation Setup ，各项值应比WINDOWS 版下小一些，有错则改正，直到DRC 全部通过为止。
也可直接生成GERBER 和钻孔文件交给厂家选File-CAM Manager 按Next>钮出来六个选项，Bom 为元器件清单表，DRC 为设计规则检查报告，Gerber 为光绘文件，NC Drill 为钻孔文件，Pick Place 为自动拾放文件，Test Points 为测试点报告。选择Gerber 后按提示一步步往下做。其中有些与生产工艺能力有关的参数需印板生产厂家提供。直到按下Finish 为止。在生成的Gerber Output 1 上按鼠标右键，选Insert NC Drill 加入钻孔文件，再按鼠标右键选Generate CAM Files 生成真正的输出文件，光绘文件可导出后用CAM350 打开并校验。注意电源层是负片输出的。
十五、发Email 或拷盘给加工厂家，注明板材料和厚度（做一般板子时，厚度为1.6mm，特大型板可用2mm，射频用微带板等一般在0.8-1mm 左右，并应该给出板子的介电常数等指标）、数量、加工时需特别注意之处等。Email发出后两小时内打电话给厂家确认收到与否。
十六、产生BOM 文件并导出后编辑成符合公司内部规定的格式。
十七、将边框螺丝孔接插件等与机箱机械加工有关的部分（即先把其它不相关的部分选中后删除），导出为公制尺寸的AutoCAD R14 的DWG 格式文件给机械设计人员。
二十一、整理和打印各种文档。如元器件清单、器件装配图（并应注上打印比例）、安装和接线说明等。
文件
由于目前很大一部分厂家只能做DOS 下的PROTEL
AUTOTRAX 画的板子所以以下这几步是产生一个DOS
版PCB 文件必不可少的
1 在观看文档目录情况下将网络表导出为*.NET 文
件在打开本PCB 文件观看的情况下将PCB 导出为
PROTEL PCB 2.8 ASCII FILE 格式的*.PCB 文件
2 调用PROTEL FOR WINDOWS PCB 2.8 打开这个
PCB 文件选择文件菜单中的另存为菜单并选择Autotrax
格式存成一个DOS 下可打开的文件
3 用DOS 下的PROTEL AUTOTRAX 打开这个文
件个别字符串可能要重新拖放或调整大小上下放的全
部两脚贴片元件可能会产生焊盘X-Y 大小互换的情况一
个一个调整它们大的四列贴片IC 也会全部焊盘X-Y 互
换只能自动调整一半后手工一个一个改请随时存盘
这个过程中很容易产生人为错误PROTEL DOS 版可是没
有UNDO 功能的假如你先前布了覆铜并选择了用圆弧
来包裹焊盘那么现在所有的网络基本上都已相连了手
工一个一个删除和修改这些圆弧是非常累的所以前面推
荐大家一定要用八角形来包裹焊盘这些都完成后用前面
导出的网络表作DRC Route 中的Separation Setup 各项值
应比WINDOWS 版下小一些有错则改正直到DRC 全部
通过为止
也可直接生成GERBER 和钻孔文件交给厂家
18 发Email 或拷盘给加工厂家注明板材料和厚度数量加
工时需特别注意之处等Email 发出后两小时内打电话给厂
家确认收到与否没收到重发直至收到
19 产生BOM文件并导出后编辑成符合公司内部规定的格式
20 将边框螺丝孔接插件等与机箱机械加工有关的部分导
出为R14 的DWG 格式文件给机械设计人员
蛇形走线有什么作用
蛇形走线有什么作用?
本人和同行讨论也参考了一些资料，蛇形走线作用大致如下：希望大家补充纠正。
PCB上的任何一条走线在通过高频信号的情况下都会对该信号造成时延时，蛇形走线的主要作用是补偿“同一组相关”信号线中延时较小的部分，这些部分通常是没有或比其它信号少通过另外的逻辑处理；最典型的就是时钟线，通常它不需经过任何其它逻辑处理，因而其延时会小于其它相关信号。
高速数字PCB板的等线长是为了使各信号的延迟差保持在一个范围内,保证系统在同一周期内读取的数据的有效性(延迟差超过一个时钟周期时会错读下一周期的数据),一般要求延迟差不超过1/4时钟周期,单位长度的线延迟差也是固定的,延迟跟线宽,线长,铜厚,板层结构有关,但线过长会增大分布电容和分布电感,使信号质量,所以时钟IC引脚一般都接RC端接,但蛇形走线并非起电感的作用,相反的,电感会使信号中的上升元中的高次谐波相移,造成信号质量恶化,所以要求蛇形线间距最少是线宽的两倍,信号的上升时间越小就越易受分布电容和分布电感的影响.
因为应用场合不同具不同的作用,如果蛇形走线在电脑板中出现，其主要起到一个滤波电感的作用，提高电路的抗干扰能力，电脑主机板中的蛇形走线，主要用在一些时钟信号中，如PCIClk,AGPClk，它的作用有两点：1、阻抗匹配 2、滤波电感。对一些重要信号，如INTEL HUB架构中的HUBLink,一共13根，跑233MHz，要求必须严格等长，以消除时滞造成的隐患，绕线是唯一的解决办法。一般来讲，蛇形走线的线距>=2倍的线宽。PCI板上的蛇行线就是为了适应PCI 33MHzClock的线长要求。若在一般普通PCB板中，是一个分布参数的 LC 滤波器，还可作为收音机天线的电感线圈，短而窄的蛇形走线可做保险丝等等.
补充一：
采用蛇行线的确有助于提高主板、显卡的稳定性，有助于消除长直布线在电流通过时产生的电感现象，减轻线与线之间的串扰问题，这一点在高频率时表现得尤为明显。当然你也能够通过减小布线的密度达到相同的效果。
有条件的朋友可以观察一下手边的主板。CPU插座-->北桥芯片、北桥-->AGP插槽、频率发生器背面、内存DIMM槽附近，这些是集中使用蛇行线的地方。究其原因，还是这些都是工作在高频，并且还需要稳定的电流信号。
在PROTEL中一般先大致手工画好线，然后把要设置的所有线为一个CLASS，选Tools/Equalize net lengths。
补充二：
减轻线与线的串扰最主要的就是增加线间距，而和绕蛇行无关，蛇行线反而会带入导线自身的串扰问题，计算机主版个部分信号对时序要求非常严格，所以必须对每种信号进行长度匹配，以满足足够的建立和保持时间，走蛇行线仅仅是和时序设计相关，和高频信号完整性无关。我看过的国外多本信号完整性著作，还有芯片组厂商的Guildline,均没有要求设计者采用蛇行线走法，当然会有走线长度要求，但这只是符合时序规范要求。
封装小知识
一、封装类型
（一）插入式(Through Hole)
1、相线两侧垂直引出
1.1 陶瓷双列
1.2 陶瓷熔封双列
1.3 塑料双列
1.4 金属双列
1.5 塑料缩小型双列
1.6 塑料缩体型双列
2、引线两面平伸引出
2.1 陶瓷扁平
2.2 陶瓷熔封扁平
2.3 塑料扁平
2.4 金属扁平
3、引线底面垂直引出
3.1塑料单列
3.2塑料“Z”形引线
3.3金属四列
3.4金属圆形
3.5金属菱形
3.6金属四边引线圆形
3.7陶瓷针栅阵形
3.8塑料针栅阵形
4 、引线单面垂直引出
4.1金属引线单面引出扁平
4.2 塑料弯引线单列
(二）表面安装式(Surface Mount)
1、引线侧面翼形引出
1.1 塑料小外形
1.2 塑料翼形引线片式载体
1.3 陶瓷翼形引线片式载体
2、引线侧面“J”形引出
2.1塑料小外形
2.2塑料“J”形引线片式载体
2.3陶瓷“J”形引线片式载体
2.4塑料反“J”形引线片式载体
2.5陶瓷反“J”形引线片式载体
3、引线四面平伸引出
3.1塑料四面引线扁平
3.2陶瓷四面引线扁平
4、陶瓷无引线片式载体
三）直接粘结式(Direct Bonding)
1、倒装芯片封装
2、芯片板式封装
3、载带自动封装
二、封装名称
国家现有集成电路封装名称及其代表字母
1、陶瓷扁平封装 F型；
2、陶瓷熔封扁平封装 H型；
3、陶瓷双列封装 D型；
4、陶瓷熔封双列封装 J型；
5、塑料双列封装 P型；
6、金属圆形封装 T型；
7、金属菱形封装 K型；
8、塑料小外形封装 O型；
9、塑料片式载体封装 E型；
10、塑料四面引线扁平封装 N型；
11、陶瓷片式载体封装 C型；
12、陶瓷针栅阵形封装 G型；
13、陶瓷四面引线扁平封装 Q型；
14、陶瓷玻璃扁平封装 W型；
15、金属双列封装 M型；
16、金属四列封装 Ms型；
17、金属扁平封装 Mb型；
18、金属四边引线圆形封装 Ts型；
19、单列敷形涂覆封装 Ft型；
20、双列灌注封装 Gf型；
注：(1)第14项陶瓷玻璃扁平封装未列入国家标准；
(2)第15~20项封装仅用于混合集成电路和膜集成电路。
三、封装代号
封装代号由四个或五个部分组成。
第一部分为字母，表示封装材料及结构形式，即上述封装名称；
第二部分为阿拉伯数字，表示引出端数（引线数小于10，应在个位前加0）；
第三部分用字母或数字组成，表示同类产品封装主要尺寸或形状的差异；
第四部分用数字组成，表示次要尺寸差异；
第五部分用字母组成，表示结构上的差异。
典型的焊盘直径和最大导线宽度的关系
典型的焊盘直径和最大导线宽度的关系
１。典型的焊盘直径和最大导线宽度的关系
焊盘直径(英寸／Mil／毫米) 最大导线宽度(英寸／Mil／毫米）
0．040／ 40 ／1.015 0．015／ 15 ／0.38
0．050／ 50 ／1.27 0．020／ 20 ／0.5
0．062／ 62 ／1.57 0．025／ 25 ／0.63
0．075／ 75 ／1.9 0．025／ 25 ／0.63
0．086／ 86 ／2.18 0．040／ 40 ／1.01
0．100／100／2.54 0．040／ 40 ／1.01
0．125／125／3.17 0．050／ 50 ／1.27
0．150／150／3.81 0．075／ 75 ／1.9
0．175／175／4.44 0．100／100／2.54
设计检查
下述检查表包括有关设计周期的各个方面，对于特殊的：应用还应增加另外一些项目。
a通用项目
1)电路分析了没有?为了平滑信号电路划分成基本单元没有?
2)电路允许采用短的或隔离开的关键引线吗?
3)必须屏蔽的地方，有效地屏蔽了吗?
4)充分利用了基本网格图形没有?
5)印制板的尺寸是否为最佳尺寸?
6)是否尽可能使用选择的导线宽度和间距?
7)是否采用了优选的焊盘尺寸和孔的尺寸?
8)照相底版和简图是否合适?
9)使用的跨接线是否最少?跨接线要穿过元件和附件吗?
l0)装配后字母看得见吗?其尺寸和型号正确吗?
11)为了防止起泡，大面积的铜箔开窗口了没有?
12)有工具定位孔吗?
电气特性
1)是否分析了导线电阻、电感、电容的影响?尤其是对关键的压降相接地的影析了吗?
2)导线附件的间距和形状是否符合绝缘要求?
3)在关键之处是否控制和规定了绝缘电阻值?
4)是否充分识别了极性?
5)从几何学的角度衡量了导线间距对泄漏电阻、电压的影向吗？
6)改变表面涂覆层的介质经过鉴定了吗?
物理特性
1)所有焊盘及其位置是否适合总装?
2)装配好的印制板是否能满足冲击和振功条件?
3)规定的标准元件的间距是多大?
4)安装不牢固的元件或较重的部件固定好了吗?
5)发热元件散热冷却正确吗?或者与印制板和其它热敏元件隔离了吗?
6)分压器和其它多引线元件定位正确吗?
7)元件安排和定向便于检查吗?
8)是否消除了印制板上和整个印制板组装件上的所有可能产生的干扰?
9)定位孔的尺寸是否正确?
10)公差是否完全及合理？
11)控制和签定过所有涂覆层的物理特性没有?
12)孔和引线直径比是否公能接受的范围内?
机械设计因素
虽然印制板采取机械方法支撑元件，但它不能作为整个设备的结构件来使用。在印制版的边沿部分，至少每隔5英寸进行一定的文撑。
选择和设计印制板必须考虑的因素如下；
1)印制板的结构－－尺寸和形状。
2)需要的机械附件和插头(座)的类型。
3)电路与其它电路及环境条件的适应性。
4)根据一些因素，例如受热和灰尘来考虑垂直或水平安装印制板。
5)需要特别注意的一些环境因素，例如散热、通风、冲击、振动、湿度．灰尘、盐雾以及辐射线。
6)支撑的程度。
7)保持和固定。
8)容易取下来。
印制板的安装要求
至少应该在印制板三个边沿边缘1英寸的范围内支撑。根据实践经验，厚度为0．031----0．062英寸的印制板支撑点的间距至少应为4英寸；厚度大于0．093英寸的印制板，其支撑点的间距至少应为5英寸。采取这一措施可提高印制板的刚性，并破坏印制板可能出现的谐振。
某种印制板通常要在考虑下列因素之后，才能决定它们所采用的安装技术．
1)印制板的尺寸和形状。
2)输入、输出端接数。
3)可以利用的设备空间。
4)所希望的装卸方便性．
5)安装附件的类型．
6)要求的散热性。
7)要求的可屏蔽性。
8)电路的类型及与其它电路的相互关系。
印制板的拨出要求
1)不需要安装元件的印制板面积。
2)插拔工具对两印制板间安装距离的影响。
3)在印制板设计中要专门准备安装孔和槽。
4)插拨工具要放在设备中使用时，尤其是要考虑它的尺寸。
5)需要一个插拔装置，通常用铆钉把它永久性地固定在印制板组装件上。
6)在印制板的安装机架中，要求特殊设计如负载轴承凸缘。
7)所用插拔工具与印制板的尺寸、形状和厚度的适应性。
8)使用插拔工具所涉及的成本，既包括工具的价钱，也包括所增加的支出．
9)为了紧固和使用插拔工具，而要求在一定程度上可进入设备内部。
机械方面的考虑
对印制线路组装件有重要影响的基材特性是：吸水性、热膨张系数、耐热特性、抗挠曲强度、抗冲击强度、抗张强度、抗剪强度和硬度。所有这些特性既影响印制板结构的功能，也影响印制板结构的生产率。
对于大多数应用场合来说，印制线路板的介质基衬是下述几种基材当中的一种：
1)酚醛浸渍纸。
2)丙烯酸—聚酯浸渍无规则排列的玻璃毡。
3)环氧浸渍纸。
4)环氧浸渍玻璃布。
每种基材可以是阻燃的或是可燃的。上述1、 2、3是可以冲制的。 金属化孔印制板最常用的材料是环氧—玻璃布，它的尺寸稳定性适合于高密度线路使用，并且能使金属化孔中产生裂纹的情况最少发生。
环氧—玻璃布层压板的一个缺点是：在印制板的常用厚度范围内难以冲制，由于这个原因，所有的孔通常都是钻出来的，并采用仿型铣作业以形成印制板的外形。
电气考虑
在直流或低频交流场合中，绝缘基材最重要的电气特性是：绝缘电阻、抗电孤性和印制导线电阻以及击穿强度。
而在高频和微波场合中则是：介电常致、电容、耗散因素。
而在所有应用场合中，印制导线的电流负载能力都是重要的。
导 线 图 形
布线路径和定位
印制导线在规定的布线规则的制约下，应该走元件之间最短的路线。尽可能限制平
行导线之间的耦合。良好的设计，要求布线的层数最少，在相应于所要求的封装密度下
，也要求采用最宽的导线和最大的焊盘尺寸。因为圆角和平滑的内圃角可能会避免可能
产生的一些电气和机械方面的问题，所以应该避免在导线中出现尖角和急剧的拐角。
宽度和厚度
图 所示为刚性印制板蚀刻的铜导线的载流量。对于1盎司和2盎司的导
线，考虑到蚀刻方法和铜箔厚度的正常变化以及温差，允许降低标称值的10%（以负载
电流计)；对于涂覆了保护层的印制板组装件(基材厚度小于0.032英寸，铜箔厚度超过
3盎司)则元件都降低15%；对于浸焊过的印制板则允许降低30%。
间距
必须确定导线的最小间距，以消除相邻导线之间的电压击穿或飞弧。间距是可变的，
它主要取决于下列因素：
1)相邻导线之间的峰值电压。
2)大气压力(最大工作高度)。
3)所用涂覆层。
4)电容耦合参数。
关键的阻抗元件或高频元件一般都放得很靠近，以减小关键的级延迟。变压器和电感元件应该隔离，以防止耦合；电感性的信号导线应该成直角地正交布设；由于磁场运动会产生任何电气噪声的元件应该隔离，或者进行刚性安装，以防止过分振动。
导线图形检查
1)导线是否在不牺牲功能的前提下短而直？
2)是否遵守了导线宽度的限制规定?
3)在导线间、导线和安装孔间、导线和焊盘间……必须保证的最小导线间距留出来没有?
4)是否避免了所有导线(包括元件引线)比较靠近的平行布设?
5)导线图形中是否避免了锐角(90℃或小于90℃)?
6)所有大面积导电区域都正确地加以消除了吗?
7)为了避免焊料桥接短路，电路图形是否按几何形状考虑排列的?
8)有否采取降低元件负载电流的实际措施?
9)在设计中是否进行最坏情况分析?
10)在导电图形、焊盘、元件和板的安装孔之间所留的间距合适吗？
新手上路认识PCB
PCB是英文(Printed Circuie Board)印制线路板的简称。通常把在绝缘材料上，按预定设计，制成印制线路、印制元件或两者组合而成的导电图形称为印制电路。而在绝缘基材上提供元器件之间电气连接的导电图形，称为印制线路。这样就把印制电路或印制线路的成品板称为印制线路板，亦称为印制板或印制电路板。
PCB几乎我们所能见到的电子设备都离不开它，小到电子手表、计算器、通用电脑，大到计算机、通迅电子设备、航空、航天、军用武器系统，只要有集成电路等电子元器件，它们之间电气互连都要用到PCB。PCB它提供集成电路等各种电子元器件固定装配的机械支撑、实现集成电路等各种电子元器件之间的布线和电气连接或电绝缘、提供所要求的电气特性，如特性阻抗等。同时为自动锡焊提供阻焊图形；为元器件插装、粘装、检查、维修提供识别字符标记图形。
PCB是如何制造出来的呢？我们打开通用电脑的健盘就能看到一张软性薄膜（挠性的绝缘基材），印上有银白色（银浆）的导电图形与健位图形。因为通用丝网漏印方法得到这种图形，所以我们称这种印制PCB为单面挠性银浆印制PCB。而我们去电脑城看到的各种电脑主机板、显卡、网卡、调制解调器、声卡及家用电器上的印制电路板就不同了。它所用的基材是由纸基（常用于单面）或玻璃布基（常用于双面及多层），预浸酚醛或环氧树脂，表层一面或两面粘上覆铜箔再层压固化而成。这种PCB覆铜箔板材，我们就称它为刚性板。再制成PCB，我们就称它为刚性PCB。单面有印制线路图形我们称单面PCB（现在的单面板有一定比例按健位是使用碳油或银油丝印得到，还有碳油或银油来干孔的双面板及多层板，这些板常称它为碳油板或银油板），双面有印制线路图形，再通过孔的金属化进行双面互连形成的PCB，我们就称其为双面板。如果用一块双面作内层、二块单面作外层或二块双面作内层、二块单面作外层的PCB，通过定位系统及绝缘粘结材料交替在一起且导电图形按设计要求进行互连的PCB就成为四层、六层PCB了，也称为多层PCB。现在已有超过100层的实用PCB了呢。
PCB通常分为单面、双面、多层，但随着挠性PCB产量比的不断增加及刚挠性PCB的应用与推广，现在比较常见在说PCB时加上挠性、刚性或刚挠性再说它是几层。为进一步认识PCB，我们有必要了解一下单面、双面及多层PCB的制作工艺流程，来加深PCB制作工艺的了解。在后面给出了，刚性、软性PCB的基本工艺流程图供参考。
从PCB工艺流程图可以看出多层板工艺是从双面孔金属化工艺基础上发展起来的。它除了继承了双面工艺外，还有几个独特内容：金属化孔内层互连、钻孔与去环氧钻污、定位系统、层压、专用材料。传动多层板常按互连结构工艺的不同来分类：贯通金属化孔、分层金属化孔、多重导线金属化孔。而现在的多层板企业又以能否生产高密度互连积层多层板为技术标致，积层多层板制造工艺类似半加成法，制造方法多种多样，在通常情况下，积层板是以传动工艺生产的PCB为芯板（双面或多层）并在其一面或二面的表面上形成更高密度互连一层至四层（随技术的进步今后肯定会增加）的多层板。
高密度互连积层多层板工艺，是电子产品的"轻、薄、短、小"及多功能化发层的产物。有关资料报导，在技术指标上有些较为明确的介定：1）微导通孔（包括盲孔、埋孔）的孔径≤Φ0.1毫米；孔环≤0.25毫米；2）微导通孔的孔密度≥600孔/平方英寸；导线宽间距≤0.10毫米；4）布线密度（设通道网格为0.05英寸）超过117英寸/平方英寸。从技术指标说明实现PCB高密度化，采用微导通孔技术是一条切实可行的技术途径。所以其分类也常按照微导通孔形成工艺来分：1）光致法成孔积层多层板工艺。
2)等离子体蚀孔制造积层多层板工艺
3）射流喷砂法成孔积层多层板工艺
4）激光成孔积层多层板工艺
高密度互连积层多层板还有另外三种常用分类叫法，一是按积电层多层板的介质材料种类分：1）用感光性材料制造积层多层板、2）用非感光性材料制造积层多层板。二是按电气互连方法分类：1）电镀法的微导通孔互连的积层多层板、2）导电胶法的微导通孔互连的积层多层板。三是按"芯板"分类：1）有"芯板"结构、2）无"芯板"结构（无芯板结构是在半固化片上用特种工艺技术制造高密度互连积层多层板）。高密度互连积层多层板，是1991年日本IBM公司首次发表经几年研制的"表面薄层电路多层板"制造技术研究成果，并首先开始应用于笔记本电脑中。现在的移动电话及笔记本电脑上的应用已经很普及了。我们从PCB的分类名称叫法上进行组合，是比较容易了解到PCB的基本技术及其基本工艺过程。
就目前来说电脑城是比较直观且全开放能见到PCB及其应用的地方，我们常见的电脑板卡基本上是环氧树脂玻璃布基印制线路板（因为笔记本电脑是整机，所以较难见到高密度互连积层多层板），其中有一面是插装元件另一面为元件脚焊接面，能看出焊点很有规则，这些焊点的元件脚分立焊接面我们就叫它为焊盘。为什么其它铜导线图形不上锡呢。因为除了需要锡焊的焊盘等部分外，其余部分的表面有一层耐波峰焊的阻焊膜。其表面阻焊膜多数为绿色，有少数采用黄色、黑色、蓝色等，所以在PCB行业常把阻焊油叫成绿油。其作用是，防止波焊时产生桥接现象，提高焊接质量和节约焊料等作用。它也是印制板的永久性保护层，能起到防潮、防腐蚀、防霉和机械擦伤等作用。从外观看，表面光滑明亮的绿色阻焊膜，为菲林对板感光热固化绿油。其不但外观比较好看，便重要的是其焊盘精确度较高，从而提高了焊点的其质量可靠性。相反网印阻焊油就比较差。
我们从电脑板卡可以看出，元件的安装有三种方式。一种为传动的插入式安装工艺，将电子元件插入印制线路板的导通孔里。这样就容易看出双面印制线路板的导通孔有如下几种：一是单纯的元件插装孔；二是元件插装与双面互连导通孔；三是单纯的双面导通孔；四是基板安装与定位孔。另二种安装方式就是表面安装与芯片直接安装。其实芯片直接安装技术可以认为是表面安装技术的分支，它是将芯片直接粘在PCB上，再用线焊法或载带法、倒装法、梁式引线法等封装技术互联到PCB上。其焊接面就在元件面上。
表面安装技术有如下优点：
1） 由于印制板大量消除了大导通孔或埋孔互联技术，提高了印制板上的布线密度，减少了印制板面积（一般为插入式安装的三分阶之一），同时还可降低印制板的设计层数与成本。
2） 减轻了重量，提高了抗震性能，采用了胶状焊料及新的焊接技术，提高了产品质量和可靠性。
3） 由于布线密度提高和引线长度缩短，减少了寄生电容和寄生电感，更有利于提高PCB的电参数。
4） 比插装式安装更容易实现自动化，提高安装速度与劳动生产率，相应降低了组装成本。
从以上的表面装联技术就可以看出，PCB技术的提高是隋芯片的封装技术与表面安装技术的提高而提高。现在我们看到的电脑板卡其表面安装率都不断地在上升。实际上这样的PCB再用传动的网印线路图形是无法满足技术要求的了。所以普通高精确度PCB，其线路图形及阻焊图形基本上采用感光线路与感光绿油制作工艺。也许过不多久人们该把印制线路板叫作感光线路板了。
现在我们再来看成组芯片直接安装技术，多芯片模块（MCM）技术，它是"将多块未封装的集成电路芯片高密度安装在同一基板上构成一个完整的部件"的新思路，即现在人们普遍称之的多芯片模块，简称MCM是(Multi Chip Module的缩写)。随着MCM的兴起，使封装的概念发生了本质的变化，在８０年代以前，所有的封装都是面向器件的，而MCM可以说是面向部件的或者说是面向系统或整机的。MCM技术集先进印刷线路板技术、先进混合集成电路技术、先进表面安装技术、半导体集成电路技术于一体，是典型的垂直集成技术，对半导体器件来说，它是典型的柔性封装技术，是一种电路的集成。MCM的出现使电子系统实现小型化、模块化、低功耗、高可靠性提供了更有效的技术保障。
其中 MCM-D型（Mulit Chip Module－Deposited Thin Film）是采用薄膜技术将金属材料淀积到陶瓷或硅、铝基板上，光刻出信号线、电源线地线、并依次做成多层基板多达几十层 。主要用在500Mhz以上的高性能产品中，线宽和间距可做到10-25μｍ，孔径在1050μｍ，因而，具有组装密度高，信号通道短，寄生效应小，噪声低等优点，可明显地改善系统的高频性能。
新手上路认识PCB<二>
表面安装技术有如下优点：
1） 由于印制板大量消除了大导通孔或埋孔互联技术，提高了印制板上的布线密度，减少了印制板面积（一般为插入式安装的三分阶之一），同时还可降低印制板的设计层数与成本。
2） 减轻了重量，提高了抗震性能，采用了胶状焊料及新的焊接技术，提高了产品质量和可靠性。
3） 由于布线密度提高和引线长度缩短，减少了寄生电容和寄生电感，更有利于提高PCB的电参数。
4） 比插装式安装更容易实现自动化，提高安装速度与劳动生产率，相应降低了组装成本。
从以上的表面装联技术就可以看出，PCB技术的提高是隋芯片的封装技术与表面安装技术的提高而提高。现在我们看到的电脑板卡其表面安装率都不断地在上升。实际上这样的PCB再用传动的网印线路图形是无法满足技术要求的了。所以普通高精确度PCB，其线路图形及阻焊图形基本上采用感光线路与感光绿油制作工艺。也许过不多久人们该把印制线路板叫作感光线路板了。
现在我们再来看成组芯片直接安装技术，多芯片模块（MCM）技术，它是"将多块未封装的集成电路芯片高密度安装在同一基板上构成一个完整的部件"的新思路，即现在人们普遍称之的多芯片模块，简称MCM是(Multi Chip Module的缩写)。随着MCM的兴起，使封装的概念发生了本质的变化，在８０年代以前，所有的封装都是面向器件的，而MCM可以说是面向部件的或者说是面向系统或整机的。MCM技术集先进印刷线路板技术、先进混合集成电路技术、先进表面安装技术、半导体集成电路技术于一体，是典型的垂直集成技术，对半导体器件来说，它是典型的柔性封装技术，是一种电路的集成。MCM的出现使电子系统实现小型化、模块化、低功耗、高可靠性提供了更有效的技术保障。
其中 MCM-D型（Mulit Chip Module－Deposited Thin Film）是采用薄膜技术将金属材料淀积到陶瓷或硅、铝基板上，光刻出信号线、电源线地线、并依次做成多层基板多达几十层 。主要用在500Mhz以上的高性能产品中，线宽和间距可做到10-25μｍ，孔径在1050μｍ，因而，具有组装密度高，信号通道短，寄生效应小，噪声低等优点，可明显地改善系统的高频性能。
现在我们可以看到如今的高新技术PCB已经不是我们所认为的传动印制线路板，也许又该提升一步叫光刻线路板了。
641
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
