allegro差分信号走线_阻抗控制、差分走线的设置

发布时间

: 2012-11-23 15:30:34

来源

: EDA

中国

本文首先简述了高性能

ARM9

微处理器

EP9315

集成的外设接口及硬件结构框架，

提出了当前高速电路设

计中的问题；然后，详细介绍了利用

Allegro

实现嵌入式系统中

SDRAM

和

IDE

总线接口的电路设计；最

后以

Cirrus Logic

公司的

CS8952

为例，

阐述了物理层接口芯片的布线准则及其在

Allegro

中的实现。

关

键词：嵌入式系统；

Allegro

；等长；差分对；阻抗控制

引

言

随着嵌入式微处理器主频的不断提高，

信号的传输处理速度越来越快，

当系统时钟频率达到

100MHZ

以上

,

传统的电路设计方法和软件已无法满足高速电路设计的要求。在高速电路设

计中，

走线的等长、

关键信号的阻抗控制、差分走线的设置等越来越重要。

笔者所在的武汉

华中科技大学与武汉中科院岩土力学所智能仪器室合作，以

ARM9

微处理器

EP9315

为核

心的嵌入式系统完成工程检测仪的开发。其中在该嵌入式系统硬件电路设计中的

SDRAM

和

IDE

等长走线、关键信号的阻抗控制和差分走线是本文的重点

,

同时以

cirrus logic

公司

的网络物理层接口芯片

cs8952

为例详细介绍了网络部分的硬件电路设计，

为同类高速硬件

电路设计提供了一种可借鉴的方法。

2

硬件平台

2.1

主要芯片

本设计采用的嵌入式微处理器是

Cirrus Logic

公司

2004

年

7

月推出的

EP93XX

系列中的

高端产品

EP9315

。该微处理器是高度集成的片上系统处理器，拥有

200

兆赫工作频率的

ARM920T

内核，它具有

ARM920T

内核所有的优异性能

,

其中丰富的集成外设接口包括

PCMCIA

、接口图形加速器、可接两组设备的

EIDE

、

1/10/100Mbps

以太网

MAC

、

3

个