可控硅失效现象_可控硅坏的原因有哪些

可控硅坏的原因有哪些

1、电压击穿

可控硅因不能承受电压而损坏,其芯片中有一个光洁的小孔,有时需用扩大镜才能看见。其原因可能是管子本身耐压下降或被电路断开时产生的高电压击穿。

2、电流损坏

电流损坏的痕迹特征是芯片被烧成一个凹坑,且粗糙,其位置在远离控制极上。

3、电流上升率损坏

其痕迹与电流损坏相同,而其位置在控制极附近或就在控制极上。

4、边缘损坏

他发生在芯片外圆倒角处,有细小光洁小孔。用放大镜可看到倒角面上有细细金属物划痕。这是制造厂家安装不慎所造成的。它导致电压击穿。

如何保护可控硅不被损坏

1、过电压保护

晶闸管对过电压很敏感,当正向电压超过其断态重复峰值电压UDRM一定值时晶闸管就会误导通,引发电路故障;当外加反向电压超过其反向重复峰值电压URRM一定值时,晶闸管就会立即损坏。因此,必须研究过电压的产生原因及抑制过电压的方法。

过电压产生的原因主要是供给的电功率或系统的储能发生了激烈的变化,使得系统来不及转换,或者系统中原来积聚的电磁能量来不及消散而造成的。主要发现为雷击等外来冲击引起的过电压和开关的开闭引起的冲击电压两种类型。由雷击或高压断路器动作等产生的过电压是几微秒至几毫秒的电压尖峰,对晶闸管是很危险的。

2、过电流保护

由于半导体器件体积小、热容量小,特别像晶闸管这类高电压大电流的功率器件,结温必须受到严格的控制,否则将遭至彻底损坏。当晶闸管中流过大于额定值的电流时,热量来不及散发,使得结温迅速升高,最终将导致结层被烧坏。

产生过电流的原因是多种多样的,例如,变流装置本身晶闸管损坏,触发电路发生故障,控制系统发生故障等,以及交流电源电压过高、过低或缺相,负载过载或短路,相邻设备故障影响等。

晶闸管过电流保护方法最常用的是快速熔断器。由于普通熔断器的熔断特性动作太慢,在熔断器尚未熔断之前晶闸管已被烧坏;所以不能用来保护晶闸管。快速熔断器由银制熔丝埋于石英沙内,熔断时间极短,可以用来保护晶闸管。

推荐阅读:

在电子设计自动化(EDA)领域,Verilog HDL 是一种重要的硬件描述语言,广泛应用于数字系统的设计,尤其是在嵌入式系统、FPGA 设计以及数字电路教学中。本文将探讨如何利用 Verilog HDL 实现一个 16×16 点阵字符显示功能。16×16 点阵显示器由 16 行和 16 列的像素组成,共需 256 个二进制位来控制每个像素的亮灭,常用于简单字符或图形显示。 要实现这一功能,首先需要掌握基本的逻辑门(如与门、或门、非门、与非门、或非门等)和组合逻辑电路,以及寄存器和计数器等时序逻辑电路。设计的核心是构建一个模块,该模块接收字符输入(如 ASCII 码),将其转换为 16×16 的二进制位流,进而驱动点阵的 LED 灯。具体而言,该模块包含以下部分:一是输入接口,通常为 8 位的 ASCII 码输入,用于指定要显示的字符;二是内部存储,用于存储字符对应的 16×16 点阵数据,可采用寄存器或分布式 RAM 实现;三是行列驱动逻辑,将点阵数据转换为驱动 LED 矩阵的信号,包含 16 个行输出线和 16 个列使能信号,按特定顺序选通点亮对应 LED;四是时序控制,通过计数器逐行扫描,按顺序控制每行点亮;五是复用逻辑(可选),若点阵支持多颜色或亮度等级,则需额外逻辑控制像素状态。 设计过程中,需用 Verilog 代码描述上述逻辑,并借助仿真工具验证功能,确保能正确将输入字符转换为点阵显示。之后将设计综合到目标 FPGA 架构,通过配置 FPGA 实现硬件功能。实际项目中,“led_lattice”文件可能包含 Verilog 源代码、测试平台文件、配置文件及仿真结果。其中,测试平台用于模拟输入、检查输出,验证设计正确性。掌握 Verilog HDL 实现 16×16 点阵字符显示,涉及硬件描述语言基础、数字逻辑设计、字符编码和 FPGA 编程等多方面知识,是学习
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值