可控硅失效现象_ESD与短脉冲EOS失效的微观形态分析及验证

龚瑜，黄彩清，吴凌

(深圳赛意法微电子有限公司，广东深圳518038)

摘要:

静电放电(ESD)和过电应力(EOS)是引起芯片现场失效的最主要原因，这两种相似的失效模式使得对它们的失效机理的判断十分困难，尤其是短EOS脉冲作用时间只有几毫秒，造成的损坏与ESD损坏很相似。因此，借助扫描电子显微镜(SEM)和聚焦离子束(FIB)等成像仪器以及芯片去层处理技术分析这两种失效机理的差别非常重要。通过实例分析这两种失效的机理及微观差别，从理论角度解释ESD和EOS的失效机理，分析这两种失效在发生背景、失效位置、损坏深度和失效路径方面的差异，同时对这两种失效进行模拟验证。这种通过失效微观形态进行研究的方法，可以实现失效机理的甄别，对于提高ESD防护等级和EOS防护能力有着重要的参考作用。

0引言

随着集成电路(IC)工艺尺寸越来越小，深亚微米集成电路的可靠性问题也日趋严峻。统计显示，由过电应力(EOS)和静电放电(ESD)造成的集成电路失效约占现场失效器件总数的50%，由ESD引起的失效约占晶圆级别IC失效的10%。EOS与ESD失效分析是当今集成电路器件质量保证研究的重要课题。

ESD失效损伤与短脉冲EOS失效损伤十分相似，同时由于很难划分对于导致ESD和EOS失效所施加应力的临界点，使得对ESD和EOS失效机理的判断变得困难。本文从这两种失效的机理入手，首先对芯片的失效背景进行调查，然后借助芯片去层技术对这两种失效的失效位置进行研究，同时利用化学染色技术以及聚焦离子束(FIB)和扫描电子显微镜(SEM)等仪器对失效的微观物理表象进行分析，根据这些差异对短脉冲EOS失效和ESD失效进行推断，最终通过模拟实验验证结果，并对这两种失效路径进行分析，为这两种失效的鉴别提供重要依据，也对产品的可靠性改善起着重要作用。

1失效机理

1.1EOS失效机理

EOS失效是指当外界电应力超过器件可承受的最大规范条件时，器件性能会减弱甚至损坏。通常情况下其过程的持续时间可能是几微秒到几秒，时间的长短和能量的大小决定了对器件施加应力的高低。长时间的大电流产生大的热量，并产生局部高温，最终导致金属线路熔化及氧化层退化。一般情况下，与EOS相关的失效主要特征有模封体碳化、键合线熔化、硅片出现深孔等。EOS失效包括过压失效(EOV)、过流失效(EOC)、过热失效及超安全工作区(SOA)失效。其中短脉冲过压失效与ESD失效很相似。

1.2ESD失效机理

ESD失效是指当带静电的人或物体与芯片引脚接触并通过器件向地或者其他物体放电时，高电压及其产生的大电流可能造成器件的损伤。静电的特点是高电压、低能量和作用时间短。人体自身的动作或与其他物体的接触、分离、摩擦或感应等，可以产生几千伏甚至上万伏的静电。深亚微米和纳米时代，在轻掺杂漏(lightlydopeddrain，LDD)结构和硅化物制程中，栅氧化层普遍仅有数个原子层的厚度，这就使芯片抵抗ESD的能力大幅下降。一般情况下&#