1.1 Exception elevl
Exception指的是cpu的某些异常状态或一些系统的事件,这些状态或事件会导致cpu执行一些预先设定的具有更高执行权限的软件(exception handler)。exception handler执行完毕后,需要返回产生异常的现场。
1.1.1 Exception levels
EL0下执行为非特权执行
EL2 用于支持虚拟化的非安全操作
EL3 提供了安全/非安全的切换机制
所有的架构实现必须包括EL0、EL1,EL2和EL3是可选的,为啥?
架构实现并不一定需要包括所有的ELx,比如只包括EL0/EL1/EL3也是允许的
异常切换的情况:
Ø 进入异常时,异常等级只能增加或保持不变;
Ø 从异常返回时,异常等级只能减少或保持不变。
Ø (AArch32)通过PSTATE的M位切换EL
1.1.2 execution state确定
1. 状态的确定
如果设计实现了EL3,则由EL3决定,SCR_EL3.RW = 1,EL2用AArch64;SCR_EL3 = 0,EL2用AArch32。
如果没有实现EL3,则通过EL2决定,HCR_EL2.RW为0时较低EL的执行状态为AArch32,为1时EL1的为64,EL0的由PSTATE.nRW决定
如果EL2不存在,则EL1为AArch64,EL0的状态由PSTATE状态决定。
2. e