综合实例_实例解析Verilog综合出锁存器的问题

最新推荐文章于 2023-05-04 22:24:06 发布

weixin_39685578

最新推荐文章于 2023-05-04 22:24:06 发布

阅读量497

点赞数 1

文章标签：综合实例

本文链接：https://blog.csdn.net/weixin_39685578/article/details/112580841

版权

本文深入探讨了Verilog代码在综合时如何产生锁存器的问题，通过实例分析了各种代码形式，包括缺少else分支、使用case语句和//synopsys full_case选项的情况，指出组合逻辑中保持功能是生成锁存器的关键。

摘要由CSDN通过智能技术生成

八月の

时间一晃，夏和秋开始交替

有的人准备迎接硕果

而我，在夏天的尾巴焦头烂额

望着窗外的天，享受吹来的风

仍不知心里愁绪是真，还是假

逃离秋招季的焦虑

缓缓心情，也好好努力

这篇文章通过实际的Design Compiler综合来精解Verilog代码生成latch的问题。

下面哪种写法会产生latch？为什么？

代码如下：

A．

always  @(*)beginif(d)a = b;end

always  @(*)beginif(d)  a = b;else  a = a;end

always @ (b or d)  case(d)    2’b00: a=b>>1;    2’b11: c=b>>1;    default:      begin        a=b;        c=b;      endendcase

always @(b or d)begin  a=b;  c=b;  case(d)    2’b00: a=b>>1;    2’b11: c=b>>1;  endcaseend

always@(bor d)begin  case(d) //synopsys full_case    2’b00: a=b>>1;    2’b11: c=b>>1;  endcaseend

代码A：

是一个always语句块构成的组合逻辑，其中缺少else分支。

当d=1'b0时，综合工具会默认保持a的值，即生成锁存器。

module code_a(        input d,        input b,        output reg a);        always@(*) begin                if(d) a =b ;        endendmodule

综合出的电路图如上所示，TLATX1就是所使用的标准单元库的锁存器的名字。

代码B：

module code_b(        input d,        input b,        output reg a);        always@(*) begin                if(d) a =b ;                else  a =a ;        endendmodule

代码B虽然补全了else分支语句。但是，其代码依然有保持功能，即会生成锁存器。

也就是说，组合逻辑是否会生成锁存器，其根本原因是该组合逻辑存在保持功能！

代码C：

module code_c(        input [1:0] d,        input [1:0] b,        output reg [1:0] a,        output reg [1:0] c);        always@(b or d ) begin                case(d)                         2'b00:a = b >>1 ;                         2'b11:c = b >>1 ;                         default:begin                                 a = b ;                                 c = b ;                         end                endcase        endendmodule

代码C在always语句块内使用了case语句，并且case语句中含有default分支。但是，我们可以发现，

d=2’b00时，没有说明c的赋值；d=2’b01时，没有说明a的赋值；

从上面的综合结果可以看出，综合出来4 个锁存器。

d=2’b00时，保存c的值；d=2’b01时，保存a的值

代码D

module code_d(        input [1:0]d,        input [1:0]b,        output reg [1:0]a,        output reg [1:0]c);        always@(b or d ) begin                       a = b ;                c = b ;                case(d)                         2'b00:a = b >>1 ;                         2'b11:c = b >>1 ;                endcase        endendmodule

代码D和代码C的不同是，它在always语句块的开始，对a和c进行了默认赋值。

这就类似于软件里面的初始化，当然只是类似而已。

从上面的综合结果，我们可以看出来，没有生成任何时序逻辑。

代码E

module code_e(  input [1:0] d,  input [1:0] b,  output reg [1:0] a,  output reg [1:0] c);  always@(b or d ) begin    case(d) //synopsys full_case      2'b00:a = b >>1 ;      2'b11:c = b >>1 ;    endcase  endendmodule

使用了//synopsys full_case 选项，

该选项：

1、防止综合工具将case语句综合成不必要的优先级电路，增大硬件开销

2、和default语句类似，补全case语句没有列出的情况。

3、但是//synopsys full_case会造成工具之间的移植性问题，改代码依然综合出了锁存器