stm32 c语言运行速度,stm32F7，cache，tcm及运行速度问题

最新推荐文章于 2024-07-20 22:23:49 发布
最新推荐文章于 2024-07-20 22:23:49 发布
阅读量483 收藏
点赞数
文章标签： stm32 c语言运行速度

https://www.stmcu.org.cn/document/download/index/id-212351

论坛就有呀,你搜索"coremark",就有如何将coremark程序移植到STM32上.pdf

下面是测试结果.

----------------------------------------------------

Config.: 1 - Exec in Ram ITCM - Data in DTCM

----------------------------------------------------

System frequency: 200MHz

-------------------------------------------

| Flash WS  |   ART   | D-cache | I-cache |

+-----------+---------+---------+---------+

|    NA     |   OFF   |   OFF   |   OFF   |

-------------------------------------------

2K performance run parameters for coremark.

CoreMark Size    : 666

Total ticks      : 11952016

Total time (secs): 11.952016

Iterations/Sec   : 1004.014720

Iterations       : 12000

Compiler version : uVision 5.12.00 - RealView MDK-ARM V5.12 - ARMCCV5.05

Compiler flags   : -O3 Otime

Memory location  : STACK

seedcrc          : 0xe9f5

[0]crclist       : 0xe714

[0]crcmatrix     : 0x1fd7

[0]crcstate      : 0x8e3a

[0]crcfinal      : 0xd340

Correct operation validated. See readme.txt for run and reporting rules.

CoreMark 1.0 : 1004.014720 / uVision 5.12.00 - RealView MDK-ARM V5.12 - ARMCCV5.05 -O3 Otime / STACK

----------------------------------------------------

Config.: 2 - Exec in Flash AXI - Data in DTCM

----------------------------------------------------

System frequency: 200MHz

-------------------------------------------

| Flash WS  |   ART   | D-cache | I-cache |

+-----------+---------+---------+---------+

|     6     |   OFF   |  OFF    |  ON     |

-------------------------------------------

2K performance run parameters for coremark.

CoreMark Size    : 666

Total ticks      : 12156203

Total time (secs): 12.156203

Iterations/Sec   : 987.150346

Iterations       : 12000

Compiler version : uVision 5.12.00 - RealView MDK-ARM V5.12 - ARMCCV5.05

Compiler flags   : -O3 Otime

Memory location  : STACK

seedcrc          : 0xe9f5

[0]crclist       : 0xe714

[0]crcmatrix     : 0x1fd7

[0]crcstate      : 0x8e3a

[0]crcfinal      : 0xd340

Correct operation validated. See readme.txt for run and reporting rules.

CoreMark 1.0 : 987.150346 / uVision 5.12.00 - RealView MDK-ARM V5.12 - ARMCCV5.05 -O3 Otime / STACK

----------------------------------------------------

Config.: 3 - Exec in Flash AXI - Data in SRAM1

----------------------------------------------------

System frequency: 200MHz

-------------------------------------------

| Flash WS  |   ART   | D-cache | I-cache |

+-----------+---------+---------+---------+

|     6     |   OFF   |  ON     |  ON     |

-------------------------------------------

2K performance run parameters for coremark.

CoreMark Size    : 666

Total ticks      : 12218410

Total time (secs): 12.218410

Iterations/Sec   : 982.124515

Iterations       : 12000

Compiler version : uVision 5.12.00 - RealView MDK-ARM V5.12 - ARMCCV5.05

Compiler flags   : -O3 Otime

Memory location  : STACK

seedcrc          : 0xe9f5

[0]crclist       : 0xe714

[0]crcmatrix     : 0x1fd7

[0]crcstate      : 0x8e3a

[0]crcfinal      : 0xd340

Correct operation validated. See readme.txt for run and reporting rules.

CoreMark 1.0 : 982.124515 / uVision 5.12.00 - RealView MDK-ARM V5.12 - ARMCCV5.05 -O3 Otime / STACK

----------------------------------------------------

Config.: 4 - Exec in Flash ITCM - Data in DTCM

----------------------------------------------------

System frequency: 200MHz

-------------------------------------------

| Flash WS  |   ART   | D-cache | I-cache |

+-----------+---------+---------+---------+

|     6     |   ON    |  OFF    |  OFF    |

-------------------------------------------

2K performance run parameters for coremark.

CoreMark Size    : 666

Total ticks      : 12127302

Total time (secs): 12.127302

Iterations/Sec   : 989.502859

Iterations       : 12000

Compiler version : uVision 5.12.00 - RealView MDK-ARM V5.12 - ARMCCV5.05

Compiler flags   : -O3 Otime

Memory location  : STACK

seedcrc          : 0xe9f5

[0]crclist       : 0xe714

[0]crcmatrix     : 0x1fd7

[0]crcstate      : 0x8e3a

[0]crcfinal      : 0xd340

Correct operation validated. See readme.txt for run and reporting rules.

CoreMark 1.0 : 989.502859 / uVision 5.12.00 - RealView MDK-ARM V5.12 - ARMCCV5.05 -O3 Otime / STACK

----------------------------------------------------

Config.: 5 - Exec in External SRAM - Data in DTCM

----------------------------------------------------

System frequency: 200MHz

-------------------------------------------

| Flash WS  |   ART   | D-cache | I-cache |

+-----------+---------+---------+---------+

|    NA     |   OFF   |   OFF   |   ON    |

-------------------------------------------

FMC SRAM config:

-----------------

| Mem Bus width |

+---------------+

|      16       |

-----------------

2K performance run parameters for coremark.

CoreMark Size    : 666

Total ticks      : 12984019

Total time (secs): 12.984019

Iterations/Sec   : 924.213065

Iterations       : 12000

Compiler version : uVision 5.12.00 - RealView MDK-ARM V5.12 - ARMCCV5.05

Compiler flags   : -O3 Otime

Memory location  : STACK

seedcrc          : 0xe9f5

[0]crclist       : 0xe714

[0]crcmatrix     : 0x1fd7

[0]crcstate      : 0x8e3a

[0]crcfinal      : 0xd340

Correct operation validated. See readme.txt for run and reporting rules.

CoreMark 1.0 : 924.213065 / uVision 5.12.00 - RealView MDK-ARM V5.12 - ARMCCV5.05 -O3 Otime / STACK

----------------------------------------------------

Config.: 6 - Exec in External SDRAM swapped - Data in DTCM

----------------------------------------------------

System frequency: 200MHz

-------------------------------------------

| Flash WS  |   ART   | D-cache | I-cache |

+-----------+---------+---------+---------+

|    NA     |   OFF   |   OFF   |   ON    |

-------------------------------------------

FMC SDRAM config:

-----------------

| Mem Bus width |

+---------------+

|      32       |

-----------------

2K performance run parameters for coremark.

CoreMark Size    : 666

Total ticks      : 12325498

Total time (secs): 12.325498

Iterations/Sec   : 973.591493

Iterations       : 12000

Compiler version : uVision 5.12.00 - RealView MDK-ARM V5.12 - ARMCCV5.05

Compiler flags   : -O3 Otime

Memory location  : STACK

seedcrc          : 0xe9f5

[0]crclist       : 0xe714

[0]crcmatrix     : 0x1fd7

[0]crcstate      : 0x8e3a

[0]crcfinal      : 0xd340

Correct operation validated. See readme.txt for run and reporting rules.

CoreMark 1.0 : 973.591493 / uVision 5.12.00 - RealView MDK-ARM V5.12 - ARMCCV5.05 -O3 Otime / STACK

----------------------------------------------------

Config.: 7 - Exec in External SDRAM not swapped - Data in DTCM

----------------------------------------------------

System frequency: 200MHz

-------------------------------------------

| Flash WS  |   ART   | D-cache | I-cache |

+-----------+---------+---------+---------+

|    NA     |   OFF   |   OFF   |   ON    |

-------------------------------------------

FMC SDRAM config:

-----------------

| Mem Bus width |

+---------------+

|      32       |

-----------------

2K performance run parameters for coremark.

CoreMark Size    : 666

Total ticks      : 64608165

Total time (secs): 64.608165

Iterations/Sec   : 185.735038

Iterations       : 12000

Compiler version : uVision 5.12.00 - RealView MDK-ARM V5.12 - ARMCCV5.05

Compiler flags   : -O3 Otime

Memory location  : STACK

seedcrc          : 0xe9f5

[0]crclist       : 0xe714

[0]crcmatrix     : 0x1fd7

[0]crcstate      : 0x8e3a

[0]crcfinal      : 0xd340

Correct operation validated. See readme.txt for run and reporting rules.

CoreMark 1.0 : 185.735038 / uVision 5.12.00 - RealView MDK-ARM V5.12 - ARMCCV5.05 -O3 Otime / STACK

----------------------------------------------------

Config.: 8 - Exec in QuadSPI Flash - Data in DTCM

----------------------------------------------------

System frequency: 200MHz

-------------------------------------------

| Flash WS  |   ART   | D-cache | I-cache |

+-----------+---------+---------+---------+

|    NA     |   OFF   |   OFF   |   ON    |

-------------------------------------------

QSPI config:

| Prescaler | QSPI CLK | DDRMODE | Inst. lines nb  |

+-----------+----------+---------+-----------------+

|     3     |   50MHz  |   ON    |        1        |

----------------------------------------------------

2K performance run parameters for coremark.

CoreMark Size    : 666

Total ticks      : 14840884

Total time (secs): 14.840884

Iterations/Sec   : 808.577171

Iterations       : 12000

Compiler version : uVision 5.12.00 - RealView MDK-ARM V5.12 - ARMCCV5.05

Compiler flags   : -O3 Otime

Memory location  : STACK

seedcrc          : 0xe9f5

[0]crclist       : 0xe714

[0]crcmatrix     : 0x1fd7

[0]crcstate      : 0x8e3a

[0]crcfinal      : 0xd340

Correct operation validated. See readme.txt for run and reporting rules.

CoreMark 1.0 : 808.577171 / uVision 5.12.00 - RealView MDK-ARM V5.12 - ARMCCV5.05 -O3 Otime / STACK

weixin_39730263
关注
  • 0
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
stm32h7内存分配_言简意赅介绍STM32H7的Cache工作流程，摸爬滚打半年的经验总结...
weixin_39564605的博客
12-19 911
说明：初学M7的Cache时，经常是ARM的手册和ST的手册看了一遍又一遍，虽然每次看，每次都有收获，但是一直无法形成系统的认识，说到某一个知识点也明白，但是具体到读写操作的时候是怎么个流程，就懵逼了，也是心里烦躁，最近脑子开窍了些，特此分享下经验。一、引出问题：当前芯片厂商出的M7内核芯片基本都做了一级Cache支持，Cache又分数据缓存D-Cache和指令缓冲I-Cache，对于指令缓冲，用...
STM32中DMA、TCM（ITCM和DTCM）、CaChe的区别
QK_XQQ的博客
02-22 4201
DMA DMA=Direct Memory Access。这是一种通过硬件实现的数据传输机制。简单的说，就是不在CPU的参与下完成数据的传输。 DMA是一种硬件设备。这种设备的工作原理是这样的： ——首先CPU告诉DMA设备，要有一堆数据需要传输，为了效率而请它出马。（DMA请求） ——DMA收到CPU的消息，开始准备。此时CPU把数据源地址、数据目标地址、传输数据量、传输模式等等参数告诉它。（DMA初始化） ——DMA初始化完，向CPU发送消息“借你的总线用一用，我要开始传输数据了！”（总线出借，DMA启
Cortex-M7 程序可以运行在DTCM吗？
最新发布
未必的专栏
07-20 137
大家都知道，M7上，支持ITCM和DTCM. 一般 code 区存放在ITCM, data 区存放在 DTCM.答案是可以，但是，ITCM是64位位宽， DTCM是32位位宽。
STM32F7 架构和资源分析
豚
05-23 1万+
转自http://emb.hqyj.com/Column/4409.html 一、STM32F7 资源 当第一眼看到STM32F7的数据手册Datasheet和参考手册Reference manual时!可以说是抑制不住的兴奋!尽管ST所研发的这款基于Cortex-M7的芯片与当初ARM公司发表声明Cortex-M7内核时所声明的无论是在功耗、频率等还是有一定差异的!但是这或许只能理解为ST...
STM32F7---＞FMC（可变存储控制器） Flexible Memory Controller
qq_42069216的博客
08-06 1620
FMC可变存储控制器概述框图主要用途外部期间地址映射 概述 FMC功能块可连接： 同步/异步静态存储器-------SRAM、DRAM NAN Flash--------------------NOR Flash、OneNAND Flash SDRAM存储器---------------SDRAM 所有外部存储器共享地址、数据和控制信号，但有自己的片选信号。FMC一次只能访问一个外部器件 框图 主要用途 将AHB数据通信事务转换为适当的外部器件协议 满足外部存储器件的访问时间要求 外部期间
STM32F7xx —— 内存管理
血染风采2019
01-25 1299
                            STM32F7xx —— 内存管理     目的：高效、快速的分配，并在适当的时候回收内存资源。最终就是实现malloc和free函数。（实现方法参考原子哥） #define CONFIG_SRAM_OUT_ENABLE 0 typedef enum { SRAM_TYPE_IN, // 内部内存池 #if(CON...
基于STM32F4的加速度频域二次积分振动位移C语言算法
08-02
基于STM32F407对加速度进行频域二次积分，需要用到F4的DSP库。本文件参考了王济《matlab在振动信号处理中的应用》一书中频域二次积分的matlab代码。该文件测量的位移为振动位移（总位移为0），单次非零位移的测量不...
Keil.STM32F7xx_DFP.2.14.0.pack(STM32F7xx系列官方固件库驱动库板级支持包for Keil MDK 5)直接运行即可
03-21
Version: 2.14.0 (2020-12-18) Keil.STM32F7xx_DFP.2.14.0.pack STM32CubeMX integration: Added support for USB PHY configuration (MX_Device_h.ftl and FrameworkCubeMX_gpdsc.ftl). Added debugProbe board ...
C语言点亮STM32的LED灯小例子
05-30
在C语言中编写STM32单片机程序通常需要使用STM32的HAL库或者LL库，附件中例子展示了如何使用C语言点亮STM32的LED灯。在实际的STM32开发板上运行这段代码，你会看到连接在LED对应IO口的LED以闪烁的形式工作，提供了一...
STM32F4/F7 核心板PCB+原理图，难得的好资源
11-12
STM32F4系列采用Cortex-M4内核，具有浮点运算单元（FPU），运行速度高，支持复杂的数学和信号处理应用。STM32F7则进一步升级为Cortex-M7内核，提供更高的计算性能和更丰富的外设接口，适用于需要高性能和低功耗的...
基于STM32设计的掌上游戏机(运行NES游戏模拟器)详细开发过程
热门推荐
08-11 3万+
利用STM32单片机移植NES游戏模拟器，完成NES游戏开发，可以玩标准的NES游戏，已测试超级玛丽、魂斗罗之类的都可以正常运行。
DMA/TCM/CACHE
qq_38502922的博客
07-27 368
这是ARM5TE引入的特性，目的是通过这一快速的存储区，一方面提高某些关键代码（如中断处理函数）的性能，另方面使存储访问延迟保持一致，这是实时性应用所要求的。TCM对于以下几种情况的代码是非常有用、也是需要的可预见的实时处理（中断处理）、时间可预见（加密算法）、避免cache分析（加密算法）、或者只是要求高性能的代码（编解码功能）。TCM是一个固定大小的RAM，紧密地耦合至处理器内核，提供与cache相当的性能，相比于cache的优点是，程序代码可以精确地控制什么函数或代码放在那儿(RAM里)。......
STM32H7---高速缓存Cache(一)
Z小旋
03-22 1万+
引言： 在使用STM32H7 跟F7系列芯片的时候经常看到第一句初始化就是 Cache_Enable(); //打开L1-Cache //使能CPU的L1-Cache void Cache_Enable(void) { SCB_EnableICache();//使能I-Cache SCB_EnableDCache();//使能D-Cache SCB->CACR|=1<<2; //强制D-Cache透写,如不开启,实际使用中可能遇到
STM32F7xx —— 内部flash
血染风采2019
01-24 2929
                          STM32F7xx —— 内部flash     这个就没什么好说的了，直接上代码了，主要封装了三个函数，擦除，写flash，读flash。 // STM32F767IGT6: 1M flash // STM32F767ZIT6: 2M flash #define ADDR_FLASH_SECTOR_0 ((uint32_t)0...
STM32H7 cache dtcm itcm 正确的CACHE管理方式
xbw3336661的博客
04-11 949
2. 变量a同时位于sram和cache中，配置为WB模式。此时CPU访问变量a（从cache），会造成一致性的问题（cache数据较老）。需要在搬运后InvalidCache，抛弃现有cache数据，从sram中访问。1，变量a同时位于sram和cache中，配置为WB模式。若DMA搬运sram中a的地址，则会产生一致性的问题（SRAM数据比较老）。Cache为L1层缓存，访问 sub 0-cycle（比0等待更快），实测会RAM+CACHE比使用DTCM快一丢丢。效率更低，但没有一致性的问题。
STM32H7 单片机使用DTCMRAM空间提升程序运行速度（STM32CubeIDE）
miaoxiaokeji的博客
06-01 3028
STM32H7 单片机使用DTCMRAM空间提升程序运行速度（STM32CubeIDE）
【飞凌 OK113i-C 全志T113-i开发板】测试实时系统
DOT小文哥的博客
12-25 798
1.PREEMPT-RT：PREEMPT-RT是一个基于Linux内核的实时补丁，也被称为Real-Time（RT）补丁。这个版本跟内核的版本匹配很细致，几乎每一个内核的小版本都有配套的补丁。可看到Linux-RT内核与普通Linux内核相比，系统延时更加稳定，平均延时、最大延时更低，系统实时性更佳。这个系统就版本变化比较多，4之前是pipe，5后面是Dovetail，而且与内核版本匹配不太紧密，首先我们编译一个desktop的系统版本，官方提供的镜像是默认的PREEMPT-RT的。选择Desktop，
学习笔记：memory location
audi2的专栏
09-22 952
一个连续的内存区域被成为一个“内存位置”。 一个对象应
关于DMA，TCM和Cache
dishening的专栏
10-22 1万+
(部分内容摘自网络) DMA=Direct Memory Access。这是一种通过硬件实现的数据传输机制。简单的说，就是不在CPU的参与下完成数据的传输。 DMA是一种硬件设备。这种设备的工作原理是这样的： ——首先CPU告诉DMA设备，要有一堆数据需要传输，为了效率而请它出马。（DMA请求） ——DMA收到CPU的消息，开始准备。此时CPU把数据源地址、数据目标地址、传输数据量、传输模
STM32F7xx RMW操作影响内核性能分析
"本文主要探讨了RMW(Read-Modify-Write)操作对STM32F7xx微控制器内核运行速度的影响。STM32F7xx基于Cortex-M7内核，客户在实际测试中发现，尽管其标榜的性能优于Cortex-M4内核的STM32F4xx，但在特定情况下，例如执行...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值