- 博客(9)
- 收藏
- 关注
RSS订阅
1原创 Vivado的GPIO简单使用
SD卡设置是为了以后固化，没有SD卡固化不进板卡 UART是为了后面调试和打印 Constraints配置管脚，在vivao中创建xdc约束文件；ise中叫ucf文件GPIO的使用第一部分：Vivado硬件部分创建（xc7z020cig400-1）创建vivado工程，创建完成点击Create Block Desion，点+，选择zynq——第二步：设置zynq参数DDR Configeuration配置：Memory存储Part—>custom定制；Row行address ...
2022-05-09 22:25:29
2049
原创 SDK崩溃时（闪退）
1、在文件**.sdk文件夹中把下列文件删除（1）.metadata（2）.sdk（3）RemoteSystemsTempFiles（4）webtalk（5）sdk.log2、开始中找到 Xilinx SDK 2018.23、弹出窗口把文件路径设为**.sdk文件夹4、打开软件位空白界面，在File中选择import，选General > Existing Project into Workspace ，路径选择**.sdk ，即可完成。稍等，若无反应，右键工程名称
2022-01-16 23:37:35
1834
原创 ISE出现（xilinx iMPACT:923 - Can not find cable, check cable setup）
电脑使用type-c拓展坞链接板卡。步一：链接板卡，卸载下图的两个usb链接器驱动。步二：在文件中找到D:\FPGA\ISE\14.7\ISE_DS\ISE\bin\nt64\digilent ，管理员身份运行，重新安装驱动。板卡可正常使用了。...
2021-11-14 11:14:56
2393
原创 ModelSim使用技巧（随记）
1、在wave window preferences里可以设置信号名字显示长度。在Display Signal Path值等于0时，表示名字全部；当值等于1，代表只显示一个名称。
2021-11-10 23:19:15
283
原创 RAM生成和调用（ISE）
一、RAM生成步1、点开ise新建New Project，并完成文件位置，板子型号等设置。步2、点击Tools，选择点开Core Generator。新建New Project，设置板子型号，速度（Generation栏选择设置成verilog），双击打开蓝色部分完成设置。二、RAM调用步1、添加IP核模块（RAM），Add Project选择.xco文件。可以通过打开View HDL Instantiation Template得到IP核例化的模板步2、...
2021-10-28 00:38:54
1143
原创 COE文件编写
coe文件利用于IP核中的初始数据设置，文件命名后缀为(.coe)。文件格式：MEMORY_INITIALIZATION_RADIX=10; //数字代表数据的进制，10，2，或16MEMORY_INITIALIZATION_VECTOR=// {:5d} 选中{:5d} 右键选择（repeat code with numbers）可以实现后续数据设置。设置后将此删除。5代表数字位数，d代表十进制，b代表二进制。0,1,...10; //将数据最后的（，）...
2021-10-24 14:33:45
1466
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人