RAM生成和调用（ISE）

一、RAM生成

步1、点开ise新建New Project，并完成文件位置，板子型号等设置。

 步2、点击Tools，选择点开Core Generator。新建New Project，设置板子型号，速度（Generation栏选择设置成verilog），双击打开蓝色部分完成设置。

二、RAM调用

步1、添加IP核模块（RAM），Add Project选择.xco文件。

 可以通过打开View HDL Instantiation Template得到IP核例化的模板

 

 步2、编写设计程序.v文件，并添加。

步3、在.v文件基础上，右键New source，选择Verilog Test Fixture添加测试文件

 步4、完成测试文件的编写

 三、仿真

 在Design工具栏选择Simulation，点击测试文件，在下面任务栏里 点击Simulate Behavioral Model完成仿真。