mips汇编器的设计与实现。_聚焦CPU及计算机系统综合设计与实现 | 暑期课程报名...

New

极限生存法则

——从处理器设计开始

是否感觉计算机系统复杂而又令人着迷？

是否对处理器充满兴趣想要深入了解？

学生创新中心为你送来福利！

       暑期大放送，只需推迟放假一周，便可惊喜收获《极限生存法则——从处理器设计开始》课程，国际名师指导，聚焦CPU及计算机系统综合设计与实现，Step By Step实践，带你领略处理器设计之美！

课程简介

    本课程重点聚焦面向CPU硬件设计以及一个简单的MIPS或RISC-V计算机系统在FPGA上的实现。

    课程的主要内容包括以下部分：(1)MIPS和RISC-V的指令系统和它们的汇编语言程序开发及调试；(2)MIPS CPU以及RISC-V RV32IM CPU的硬件设计；(3)指令存储器和数据存储器(同步存储器)的设计；(4)PS2键盘接口和VGA显示器接口的设计；(5)使用所有以上电路的系统总体设计。所有的硬件电路用Verilog HDL语言实现，汇编程序用MIPS AsmSim和RISC-V RV32IM Rivasm汇编仿真器开发和调试，并自动转换成Verilog HDL代码。

      通过以上学习，同学们则可以获得一个自己实现的计算机系统，该计算机系统应能在VGA屏幕上显示键盘扫描码，实现简单的文本编辑，或者是实现一些简单的游戏。有兴趣的同学也可以尝试为这个系统编写一个简单的OS和一个C编译器。

课程安排：

课程时间共五天，主要分理论和实验二部分。理论：在每个课程日的上午进行。实验：在每个课程日的下午进行，主要FPGA板上进行实验。

课程时间：8月5号-8月9号

课程地点：上海交通大学(闵行校区)学生创新中心

课程主讲：

李亚民教授，IEEE 高级会员

1977 年求学于清华大学，师从李三立院士获博士学位，并留校任教。1993 年任日本会津大学副教授，2000年任日本法政大学教授。  李教授长期从事计算机体系结构及并行与分布处理方面的教学与研究工作，先后发表了100多篇杂志和会议文章，出版了5本教科书，其中英文版的《Computer Principles and Design in Verilog HDL》由John Wiley & Sons在2015年出版。早在1993 年，在只有 6000 门的 Xilinx FPGA 芯片，实现了 8 位的流水线 CPU，用于计算机体系结构的教学，同时使用 Cadence 及 Toshiba 器件库开发了一个用于计算机图形芯片中的 RISC CPU 核。此后，又开发了非常简单的开方算法及其 VLSI 电路实现，并在 FPGA 上实现了浮点开方电路，发表在 IEEE ICCD 及 FCCM 国际会议上。到目前为止，该电路仍是全世界最简单的、价格及功耗最低的开方电路，目前已被用于多种计算机图形和图像处理的嵌入式 CPU 芯片的设计中。李教授提出了Dual-Cube、Metacube、RDN/HDN及MiKANT新型互连网络结构和Tree Trunk概念，其中Dual-Cube、Tree Trunk和MiKANT的文章获得了国际会议最佳论文奖。在教学方面，李教授为本科生和研究生开设多门课程，并为了取得更好的教学成果，开发了一个能自动生成Xilinx COE、Intel/Altera MIF和Verilog HDL的MIPS汇编指令仿真器AsmSim，以及RISC-V RV32IM汇编器及指令执行仿真器Rivasm。

课程报名

报名条件：专业不限，学生、教师均可报名。(教师差旅食宿自理，会议通知需到场领取，本次课程无需缴纳培训费用)

报名方式：7月31日前通知录取信息。

联系人：

学生创新中心，贺婉青，

wanqingh@yeah.net；

软件学院，赵娣，

18817556233@163.com